一种扫描单元以及栅极驱动电路制造技术

本发明专利技术提供了一种扫描单元以及栅极驱动电路，通过增加第一下拉模块以及第三下拉节点M1，使得在第一上拉模块在响应于第一上拉节点P1的信号，对第一下拉节点Q1进行下拉时，第一下拉模块也对第一下拉节点Q1进行下拉操作。同理，对第二下拉节点Q2也进行双重下拉操作，减少了第一下拉节点Q1和第二下拉节点Q2在原有被下拉的过程中存在的下拉延时。进而，保证了第一上拉节点P1以及第二上拉节点P2同时被上拉，又由于第一上拉节点P1控制第一级子单元的第一输出端，第二上拉节点P2控制第二级子单元的第二输出端，因此，本扫描单元同时输出第一输出信号以及第二输出信号，解决栅极驱动电路的输出信号延时导致的显示装置画面不均匀的问题。

【技术实现步骤摘要】
一种扫描单元以及栅极驱动电路
本专利技术涉及显示扫描
，更具体地说，涉及一种扫描单元以及栅极驱动电路。
技术介绍
随着电子技术的发展，显示装置已被广泛应用于各行领域和各种电子产品中，成为人们生活和工作不可或缺的一部分，如电视、手机、电脑、个人数字助理等。现有的显示装置中，显示装置包括有栅极驱动电路，栅极驱动电路主要用于扫描多级栅极线，以通过扫描栅极线而对与栅极线电连接的像素阵列进行扫描，进而配合其他线路结构而进行画面的显示。然而，目前栅极驱动电路在高温或低温的环境下，其相邻两行的输出信号存在延时，使得显示装置的画面显示不均匀，因此栅极驱动电路的设计成为开发者现今主要研究趋势之一。
技术实现思路
有鉴于此，本专利技术提供了一种扫描单元以及栅极驱动电路，以解决栅极驱动电路的输出信号延时导致的显示装置画面不均匀的问题。为实现上述目的，本专利技术提供如下技术方案：一种扫描单元，所述扫描单元包括：第一级子单元以及第二级子单元，其中，所述第一级子单元包括：第一输入模块、第一上拉节点、第一上拉控制模块、第二上拉控制模块、第一下拉节点、第一下拉控制模块、第二下拉控制模块、第一下拉生成模块、第一输出本文档来自技高网...

【技术保护点】
一种扫描单元，其特征在于，所述扫描单元包括：第一级子单元以及第二级子单元，其中，所述第一级子单元包括：第一输入模块、第一上拉节点、第一上拉控制模块、第二上拉控制模块、第一下拉节点、第一下拉控制模块、第二下拉控制模块、第一下拉生成模块、第一输出模块、第一下拉模块以及第三下拉节点；以及，所述第二级子单元包括：第二输入模块、第二上拉节点、第三上拉控制模块、第四上拉控制模块、第二下拉节点、第三下拉控制模块、第四下拉控制模块、第一下拉生成模块、第二输出模块、第二下拉模块以及第四下拉节点；所述第一输入模块响应于第一控制端的信号，控制第一电压端与所述第一上拉节点之间和控制第三电压端与所述第一输出端之间的接通...

【技术特征摘要】
1.一种扫描单元，其特征在于，所述扫描单元包括：第一级子单元以及第二级子单元，其中，所述第一级子单元包括：第一输入模块、第一上拉节点、第一上拉控制模块、第二上拉控制模块、第一下拉节点、第一下拉控制模块、第二下拉控制模块、第一下拉生成模块、第一输出模块、第一下拉模块以及第三下拉节点；以及，所述第二级子单元包括：第二输入模块、第二上拉节点、第三上拉控制模块、第四上拉控制模块、第二下拉节点、第三下拉控制模块、第四下拉控制模块、第一下拉生成模块、第二输出模块、第二下拉模块以及第四下拉节点；所述第一输入模块响应于第一控制端的信号，控制第一电压端与所述第一上拉节点之间和控制第三电压端与所述第一输出端之间的接通状态，以及，响应于第二控制端的信号，控制第二电压端与所述第一上拉节点之间和控制所述第三电压端与所述第一输出端之间的接通状态，其中，所述第一电压端与所述第二电压端输出的信号的电平相反；所述第二输入模块响应于第三控制端的信号，控制所述第一电压端与所述第二上拉节点之间和控制所述第三电压端与所述第二输出端之间的接通状态，以及，响应于第四控制端的信号，控制所述第二电压端与所述第二上拉节点之间和控制所述第三电压端与所述第二输出端之间的接通状态，其中，所述第一输入模块与所述第二输入模块的结构相同；第一上拉控制模块响应于所述第一上拉节点的信号，控制所述第一下拉节点与所述第三电压端之间和控制所述第三电压端与所述第一下拉生成模块之间的接通状态；所述第二上拉控制模块响应于所述述第二上拉节点的信号，控制所述第一下拉节点与所述第三电压端之间和控制所述第一下拉节点与所述第一下拉生成模块之间的接通状态；第三上拉控制模块响应于所述第二上拉节点的信号，控制所述第二下拉节点与所述第三电压端之间和控制所述第二下拉节点与所述第二下拉生成模块之间的接通状态；所述第四上拉控制模块响应于所述述第一上拉节点的信号，控制所述第二下拉节点与所述第三电压端之间和控制所述第二下拉节点与所述第二下拉生成模块之间的接通状态，其中，所述第一上拉控制模块与所述第三上拉控制模块的结构相同，且所述第二上拉控制模块与所述第四上拉控制模块的结构相同；所述第一下拉生成模块响应于第一信号端的信号，控制所述第一信号端与所述第一下拉节点之间的接通状态；所述第二下拉生成模块响应于第二信号端的信号，控制所述第二控制信号端与所述第二下拉节点之间的接通状态，且所述第一下拉生成模块与所述第二下拉生成模块的结构相同；所述第一下拉控制模块响应于所述第一下拉节点的信号，控制所述第一上拉节点与所述第三电压端之间和控制所述第三电压端与所述第一输出端之间的接通状态；所述第二下拉控制模块响应于所述第二下拉节点的信号，控制所述第一上拉节点与所述第三电压端之间和控制所述第三电压端与所述第一输出端之间的接通状态；所述第三下拉控制模块响应于所述第二下拉节点的信号，控制所述第二上拉节点与所述第三电压端之间和控制所述第三电压端与所述第二输出端之间的接通状态；所述第四下拉控制模块响应于所述第一下拉节点的信号，控制所述第二上拉节点与所述第三电压端之间和控制所述第三电压端与所述第二输出端之间的接通状态，其中，所述第一下拉控制模块与所述第三下拉控制模块的结构相同，且所述第二下拉控制模块与所述第四下拉控制模块的结构相同；所述第一输出模块响应于所述第一上拉节点的信号，控制第一时钟信号与所述第一输出端之间的接通状态，以及，所述第二输出模块响应于所述第二上拉节点的信号，控制第二时钟信号与所述第二输出端之间的接通状态，其中，所述第一输出模块和所述第二输出模块的结构相同；所述第一下拉模块响应于所述第一控制端的信号，控制所述第一电压端与所述第三下拉节点之间的接通状态；所述第一下拉模块响应于所述第三下拉节点的信号，控制所述第三电压端与所述第一下拉节点之间的接通状态；所述第一下拉模块响应于所述第一输出端的信号，控制所述第三电压端与所述第三下拉节点之间的接通状态；所述第一下拉模块响应于所述第一下拉节点的信号，控制所述第三电压端与所述第三下拉节点之间的接通状态；所述第二下拉模块响应于所述第四控制端的信号，控制所述第二电压端与所述第四下拉节点之间的接通状态；所述第二下拉模块响应于所述第四下拉节点的信号，控制所述第三电压端与所述第二下拉节点之间的接通状态；所述第二下拉模块响应于所述第二输出端的信号，控制所述第三电压端与所述第四下拉节点之间的接通状态；所述第二下拉模块响应于所述第二下拉节点的信号，控制所述第三电压端与所述第四下拉节点之间的接通状态，其中，所述第一下拉模块与所述第二下拉模块的结构相同。2.根据权利要求1所述的扫描单元，其特征在于，所述第一输入模块包括：第一晶体管、第二晶体管、第三晶体管以及第四晶体管；所述第一晶体管的栅极与所述第一控制端相连，所述第一晶体管的第一端连接至所述第一电压端，所述第一晶体管的第二端连接至所述第一上拉节点；所述第二晶体管的栅极与所述第二控制端相连，所述第二晶体管的第一端连接至所述第二电压端，所述第二晶体管的第二端连接至所述第一上拉节点；所述第三晶体管的栅极与所述第一控制端相连，所述第三晶体管的第一端连接至所述第三电压端，所述第三晶体管的第二端连接至所述第一输出端；所述第四晶体管的栅极与所述第二控制端相连，所述第四晶体管的第一端连接至所述第一输出端，所述第四晶体管的第二端连接至所述第三电压端；以及，所述第二输入模块包括：第十六晶体管、第十七晶体管、第十八晶体管以及第十九晶体管；所述第十六晶体管的栅极与所述第三控制端相连，所述第十六晶体管的第一端连接至所述第一电压端，所述第十六晶体管的第二端连接至所述第二上拉节点；所述第十七晶体管的栅极与所述第四控制端相连，所述第十七晶体管的第一端连接至所述第二电压端，所述第十七晶体管的第二端连接至所述第二上拉节点；所述第十八晶体管的栅极与所述第三控制端相连，所述第十八晶体管的第一端连接至所述第三电压端，所述第十八晶体管的第二端连接至所述第二输出端；所述第十九晶体管的栅极与所述第四控制端相连，所述第十九晶体管的第一端连接至所述第三电压端，所述第十九晶体管的第二端连接至所述第二输出端。3.根据权利要求1所述的扫描单元，其特征在于，所述第一上拉控制模块包括：第五晶体管以及第六晶体管；所述第五晶体管的栅极连接至所述第一上拉节点，所述第五晶体管的第一端连接至所述第一下拉节点，所述第五晶体管的第二端连接至所述第三电压端；所述第六晶体管的栅极连接至所述第一上拉节点，所述第六晶体管的第一端连接至所述第一下拉生成模块，所述第六晶体管的第二端连接至所述第三电压端；以及，所述第三上拉控制模块包括：第二十晶体管以及第二十一晶体管；所述第二十晶体管的栅极连接至所述第二上拉节点，所述第二十晶体管的...

【专利技术属性】
技术研发人员：简守甫，夏志强，郭栋梁，曹兆铿，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：上海,31