一种E‑TSPC触发器制造技术

本发明专利技术涉及一种E‑TSPC触发器，包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。

【技术实现步骤摘要】
一种E-TSPC触发器
本专利技术涉及触发器
，更具体地，涉及一种E-TSPC触发器。
技术介绍
随着CMOS工艺不断进步，单个芯片电路规模越来越大，电路工作频率越来越高，性能越来越好。触发器作为时序电路的基本电路模块，其性能直接制约分频器等时序电路性能。源极耦合型D触发器(SourceCoupleLogicDFF，SCLDFF)因为其极高的工作速度通常为超高速分频器的首选，但其存在静态功耗且电路较复杂。随着工艺不断进步，动态触发器尤其是TSPCDFF因为其卓越的综合性能而广泛应用在超高速分频器中。TSPC结构简单，通常由四级反相器组成，依靠寄生电容存储信号。为了提升TSPC工作频率，出现了扩展真单相时钟触发器(ExtentendedTrueSinglePhaseClock，E-TSPC)。E-TSPC为有比逻辑电路，其进一步简化了TSPC，工作速度进一步提高。但是同样工艺下，E-TSPC的工作速度还是不如SCLDFF，这是因为E-TSPC对时钟的摆幅和斜率有较高要求。
技术实现思路
本专利技术为解决以上现有技术的缺陷，提供了一种E-TSPC触发器，该触发器与传统的E-TSPC触发器相比，具有更高的工作速度和更大的输出信号摆幅。为解决上述技术问题，本专利技术采用的技术方案是：一种E-TSPC触发器，包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。上述方案中，提高第二级反相器、第三级反相器的供电电压能够达到提高触发器工作速度的效果，且使得第三级反相器输出的信号具有更大的摆幅。另外，通过交流电平放大电路对第三级反相器输出的信号进行放大，能够使得输出信号的摆幅更大且使其共模电平为电源的一半。优选地，所述第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。优选地，所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP2的源极接入电源vdd2；PMOS管MP2的栅极作为第二级反相器的输入端与跟第一级反相器的输出端连接；NMOS管MN3的漏极和PMOS管MP2的漏极作为第二级反相器的输出端与第三级反相器的输入端连接。优选地，所述第三级反相器包括NMOS管MN4和PMOS管MP3；其中NMOS管MN4的漏极和PMOS管MP3的漏极连接；NMOS管MN4的源极接地；PMOS管MP3的源极接入电源vdd2；PMOS管MP3的栅极接入时钟信号clk；NMOS管MN4的栅极作为第三级反相器的输入端与第二级反相器的输出端连接；NMOS管MN4的漏极和PMOS管MP3的漏极作为第三级反相器的输出端与交流电平放大电路的输入端连接。优选地，所述交流电平放大电路包括NMOS管MN5、PMOS管MP4、耦合电容C1和偏置电阻R1；其中耦合电容C1的一端与第三反相器的输出端连接；耦合电容C1的另一端与NMOS管MN5的栅极、PMOS管MP4的栅极连接；NMOS管MN5的漏极与PMOS管MP4的漏极连接；NMOS管MN5的源极接地，PMOS管MP4的漏极接入电源vdd1，NMOS管MN5的栅极、PMOS管MP4的栅极通过偏置电阻R1与NMOS管MN5的漏极、PMOS管MP4的漏极连接。优选地，电源vdd2的供电电压比电源vdd1的供电电压高10％-20％。与现有技术相比，本专利技术的有益效果是：本专利技术提供的触发器通过提高第二级反相器、第三级反相器的供电电压能够达到提高触发器工作速度的效果，且使得第三级反相器输出的信号具有更大的摆幅。另外，通过交流电平放大电路对第三级反相器输出的信号进行放大，能够使得输出信号的摆幅更大且使其共模电平为电源的一半。附图说明图1为E-TSPC触发器的结构示意图。图2为E-TSPC触发器的仿真结果图。具体实施方式附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。下面结合附图和实施例对本专利技术的技术方案做进一步的说明。如图1所示，E-TSPC触发器包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。上述方案中，提高第二级反相器、第三级反相器的供电电压能够达到提高触发器工作速度的效果，且使得第三级反相器输出的信号Qn具有更大的摆幅。另外，通过交流电平放大电路对第三级反相器输出的信号Qn进行放大，能够使得输出信号Q的摆幅更大且使Q的共模电平为电源的一半。在具体的实施过程中：(1)第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。(2)所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP2的源极接入电源vdd2；PMOS管MP2的栅极作为第二级反相器的输入端与跟第一级反相器的输出端连接；NMOS管MN3的漏极和PMOS管MP2的漏极作为第二级反相器的输出端与第三级反相器的输入端连接。(3)所述第三级反相器包括NMOS管MN4和PMOS管MP3；其中NMOS管MN4的漏极和P本文档来自技高网...

【技术保护点】
一种E‑TSPC触发器,其特征在于：包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。

【技术特征摘要】
1.一种E-TSPC触发器,其特征在于：包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。2.根据权利要求1所述的E-TSPC触发器，其特征在于：所述第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。3.根据权利要求1所述的E-TSPC触发器，其特征在于：所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP...

【专利技术属性】
技术研发人员：吴华灵，谭洪舟，路崇，陆许明，徐永键，
申请(专利权)人：广东顺德中山大学卡内基梅隆大学国际联合研究院，中山大学花都产业科技研究院，中山大学，
类型：发明
国别省市：广东,44