一种E‑TSPC触发器制造技术

本发明专利技术涉及一种E‑TSPC触发器，包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。

【技术实现步骤摘要】
一种E-TSPC触发器
本专利技术涉及触发器
，更具体地，涉及一种E-TSPC触发器。
技术介绍
随着CMOS工艺不断进步，单个芯片电路规模越来越大，电路工作频率越来越高，性能越来越好。触发器作为时序电路的基本电路模块，其性能直接制约分频器等时序电路性能。源极耦合型D触发器(SourceCoupleLogicDFF，SCLDFF)因为其极高的工作速度通常为超高速分频器的首选，但其存在静态功耗且电路较复杂。随着工艺不断进步，动态触发器尤其是TSPCDFF因为其卓越的综合性能而广泛应用在超高速分频器中。TSPC结构简单，通常由四级反相器组成，依靠寄生电容存储信号。为了提升TSPC工作频率，出现了扩展真单相时钟触发器(ExtentendedTrueSinglePhaseClock，E-TSPC)。E-TSPC为有比逻辑电路，其进一步简化了TSPC，工作速度进一步提高。但是同样工艺下，E-TSPC的工作速度还是不如SCLDFF，这是因为E-TSPC对时钟的摆幅和斜率有较高要求。
技术实现思路
本专利技术为解决以上现有技术的缺陷，提供了一种E-TSPC触发器，该触发器与传统的E-TSPC触发本文档来自技高网...

【技术保护点】
一种E‑TSPC触发器,其特征在于：包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。

【技术特征摘要】
1.一种E-TSPC触发器,其特征在于：包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。2.根据权利要求1所述的E-TSPC触发器，其特征在于：所述第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。3.根据权利要求1所述的E-TSPC触发器，其特征在于：所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP...

【专利技术属性】
技术研发人员：吴华灵，谭洪舟，路崇，陆许明，徐永键，
申请(专利权)人：广东顺德中山大学卡内基梅隆大学国际联合研究院，中山大学花都产业科技研究院，中山大学，
类型：发明
国别省市：广东,44