一种DDR3控制器IP核的实际带宽测量装置制造方法及图纸
An actual bandwidth measuring device for IP core of DDR3 controller
The utility model discloses a practical bandwidth measurement device of DDR3 controller IP core, including read and write data identification module, bandwidth counting module and serial communication module, the data read and write output identification module through counting module and terminal bandwidth input connected to a serial communication module. The utility model by counting module according to the read bandwidth mark signal and write count signal count and cache, and then through the serial communication module to form data packets and send out, facilitate the follow-up or the use of single-chip computer read serial data, thus the actual bandwidth calculated on the LCD display. The utility model has the advantages of simple structure, easy realization, and effective reduction of development cost. The utility model can be widely used in the field of integrated circuits.
【技术实现步骤摘要】
一种DDR3控制器IP核的实际带宽测量装置
本技术涉及集成电路
，尤其涉及一种DDR3控制器IP核的实际带宽测量装置。
技术介绍
随着集成电路技术的快速发展，现场可编程门阵列（FPGA）芯片的集成度不断提高，使之提供越来越多的模块功能，如可编程输入输出单元、可配置逻辑块、片上RAM等。为方便FPGA开发，缩短开发周期和节省开发成本，FPGA供应商及其合作方还提供了实现通用功能的IP核，包括固化在芯片内的硬IP核和可编程调用的软IP核。这些IP都是针对FPGA芯片结构进行的优化的逻辑功能，使用这些功能的IP核有助于加速开发进度，降低开发成本。如FPGA供应商所提供的DDR3SDRAM控制器IP核，为用户提供了快速用的Avalon-MM总线接口。然而这个Avalon-MM总线接口的读写周期并不是固定的，要在实际中给出具体的数据带宽是困难的，不仅因为IP核的不透明性，还取决于实际读写突发长度大小、读写操作切换频率有关（连续的写或者读操作，DDR3控制器响应较快，而读写切换DDR3控制器响应速度较慢）。测量DDR3控制器实际带宽对整个应用系统数据通路的同步协调具有重...
【技术保护点】
一种DDR3控制器IP核的实际带宽测量装置，其特征在于：包括数据读写识别模块、带宽计数模块和串口通信模块，所述数据读写识别模块的输出端通过带宽计数模块进而连接至串口通信模块的输入端。
【技术特征摘要】
1.一种DDR3控制器IP核的实际带宽测量装置，其特征在于：包括数据读写识别模块、带宽计数模块和串口通信模块，所述数据读写识别模块的输出端通过带宽计数模块进而连接至串口通信模块的输入端。2.根据权利要求1所述的一种DDR3控制器IP核的实际带宽测量装置，其特征在于：所述数据读写识别模块由D触发器和与门组成。3.根据权利要求1所述的一种DDR3控制器IP核的实际带宽测量装置，其特征在于：所述带宽计数模块包括控制单元和数据通路单元，所述数据读写识别模块的输出端依次通过控制单元和数据通路单元进而连接至串口通信模块的输入端。4.根据权利要求3所述的一种DDR3控制器IP核的实际带宽测量装置，其特征在于：所述数据通路单元包括有效写次数计数器、有效读次数计数...
【专利技术属性】
技术研发人员：韦胜昌，李志坚，吴朝晖，李斌，
申请(专利权)人：华南理工大学，
类型：新型
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。