一种图像传输装置和方法制造方法及图纸

本发明专利技术公开一种图像传输装置和方法，以解决现有技术中图像传输时延较大的问题。本发明专利技术提供的图像装置包括：FPGA，用于从摄像机依次接收图像的像素并缓存至存储器中，在每接收完一行像素时，确定所述一行像素在所述图像中的行号以及所述图像的帧号；处理器，用于从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，将获取的所述一行像素、所述一行像素的行号、所述图像的帧号打包成数据包，并将所述数据包传输给服务器。采用本发明专利技术技术方案，能够在确保图像传输准确的同时降低图像传输时延，提高图像传输实时性。

Image transmission device and method

The invention discloses an image transmission device and a method to solve the problem that the image transmission time delay is large in the prior art. The image device provided by the invention comprises: FPGA, which is used to sequentially receive images from camera pixels and to cache memory, when receiving end of a row of pixels, determining the number of a row of pixels in the image and the image frame number; processor, for obtaining a frame number number a row of pixels, the line of pixels from the FPGA and the image, will get the line of pixels, the line of pixels of the image line number, frame number packaged into data packets, and transmits the data packets to the server. By adopting the technical proposal of the invention, the time delay of the image transmission is reduced and the real-time performance of the image transmission is ensured while the image transmission is accurate.

【技术实现步骤摘要】
一种图像传输装置和方法
本专利技术涉及计算机领域，特别涉及一种图像传输装置和一种图像传输方法。
技术介绍
目前，传输图像的方式主要为：由图像处理系统从摄像机接收整帧图像并进行缓存，再对该帧图像进行处理、压缩之后传输给服务器。该种图像传输的方式时延较长，以千兆网(即1000Mbps)传输一帧分辨率为1024*768的图像为例，每个像素占24bit，一帧图像的大小为1024*768*24bit，传输该帧图像消耗时延为1024*768*24/1000，约为18ms，一帧图像的传输时延即为18ms，这对图像传输实时性要求较高的应用场景或者对图像处理算法耗时的应用场景，例如数据采集、自动驾驶等应用场景，将是一个致命的问题，因此，如何提高图像传输的实时性则成为本领域技术人员亟待解决的技术问题。
技术实现思路
鉴于上述问题，本专利技术提供一种图像传输装置和方法，以实现在确保图像传输准确性的同时提高图像传输实时性。本专利技术实施例，一方面提供一种图像传输装置，该装置包括FPGA(Field-ProgrammableGateArray，即现场可编程门阵列)和处理器，其中：FPGA，用于从摄像机依次接收图像本文档来自技高网...

【技术保护点】
一种图像传输装置，其特征在于，包括现场可编程门阵列FPGA和处理器，其中：FPGA，用于从摄像机依次接收图像的像素并缓存至存储器中，在每接收完一行像素时，确定所述一行像素在所述图像中的行号以及所述图像的帧号；处理器，用于从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，将获取的所述一行像素、所述一行像素的行号、所述图像的帧号打包成数据包，并将所述数据包传输给服务器。

【技术特征摘要】
1.一种图像传输装置，其特征在于，包括现场可编程门阵列FPGA和处理器，其中：FPGA，用于从摄像机依次接收图像的像素并缓存至存储器中，在每接收完一行像素时，确定所述一行像素在所述图像中的行号以及所述图像的帧号；处理器，用于从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，将获取的所述一行像素、所述一行像素的行号、所述图像的帧号打包成数据包，并将所述数据包传输给服务器。2.根据权利要求1所述的装置，其特征在于，所述FPGA在每接收完一行像素时，还进一步用于：生成读取所述一行像素的读取指示信息；所述处理器从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，具体用于：获取所述读取指示信息，根据所述读取指示信息从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号。3.根据权利要求2所述的装置，其特征在于，所述FPGA将所述一行像素、所述一行像素的行号及所述图像的帧号关联缓存在所述存储器中预置的固定地址中；所述FPGA进一步用于：将所述读取指示信息发送给所述处理器；所述处理器从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，具体用于：在接收到所述读取指示信息时，从所述存储器的固定地址中读取所述一行像素、所述一行像素的行号及所述图像的帧号。4.根据权利要求2所述的装置，其特征在于，FPGA将所述一行像素、所述一行像素的行号及所述图像的帧号关联缓存在所述存储器中预置的固定地址中；所述FPGA进一步用于：将所述读取指示信息缓存在所述固定地址中；所述处理器从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，具体用于：处理器按照预置的时间周期轮询所述存储器的固定地址，并在检测到所述读取指示信息时，从所述存储器的固定地址中读取所述一行像素、所述一行像素的行号及所述图像的帧号。5.根据权利要求2所述的装置，其特征在于，所述读取指示信息中包含缓存所述一行像素的存储地址、所述一行像素的行号及所述图像的帧号；所述FPGA进一步用于：将所述读取指示信息发送给所述处理器；所述处理器从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，具体用于：从所述读取指示信息中获取所述一行像素的行号及所述图像的帧号；以及，根据所述读取指示信息中的存储地址从所述存储器中读取所述一行像素。6.根据权利要求2所述的装置，其特征在于，所述读取指示信息中包含缓存所述一行像素、所述一行像素的行号及所述图像的帧号的存储地址；所述FPGA进一步用于：将确定出的所述一行像素的行号及所述图像的帧号缓存至所述存储器中，并将所述读取指示信息发送给所述处理器；所述处理器从所述FPGA获取所述一行像素、所述一行像素的行号及所述图像的帧号，具体用于：根据所述读取指示信息中的存储地址，从所述存储器中读取所述一行像素、所述一行...

【专利技术属性】
技术研发人员：王明，孙杰，
申请(专利权)人：北京图森未来科技有限公司，
类型：发明
国别省市：北京,11