深空通信中基于校验矩阵的准循环LDPC编码器制造技术

本发明专利技术提供了一种深空通信中基于校验矩阵的准循环LDPC编码器，该编码器包括1种后向迭代电路和1个向量与高密度矩阵的乘法器。向量与高密度矩阵的乘法器实现向量与高密度矩阵的乘法运算，后向迭代电路实现后向迭代运算。整个编码过程划分为3级流水线，第一级和第三级使用同种类型的后向迭代电路，第二级使用向量与高密度矩阵的乘法器。本发明专利技术提供的深空通信系统中1/2码率准循环LDPC编码器具有结构简单、成本低、吞吐量大等优点。

Quasi cyclic LDPC encoder based on parity check matrix in deep space communication

The invention provides a quasi cyclic LDPC encoder based on parity check matrix in deep space communication, which comprises 1 backward iterative circuits and a multiplier of 1 vectors and a high density matrix. The multiplier of the vector and the high density matrix realizes the multiplication of the vector and the high density matrix, and the backward iterative circuit realizes the backward iterative operation. The whole coding process is divided into 3 level pipelines, the first and third stage uses the same type of backward iterative circuit, and the second stage uses the multiplier of vector and high density matrix. The 1/2 bit rate quasi cyclic LDPC encoder in the deep space communication system has the advantages of simple structure, low cost and high throughput.

【技术实现步骤摘要】
深空通信中基于校验矩阵的准循环LDPC编码器
本专利技术涉及信道编码领域，特别涉及一种深空通信系统中基于校验矩阵的QC-LDPC编码器。
技术介绍
低密度奇偶校验(Low-DensityParity-Check,LDPC)码是高效的信道编码技术之一，而准循环LDPC(Quasi-CyclicLDPC，QC-LDPC)码是一种特殊的LDPC码。QC-LDPC码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分块循环的特点，故被称为QC-LDPC码。循环矩阵的首行是末行循环右移1位的结果，其余各行都是其上一行循环右移1位的结果，因此，循环矩阵完全由其首行来表征。通常，循环矩阵的首行被称为它的生成多项式。深空通信标准采用系统形式的QC-LDPC码，其生成矩阵G的左半部分是一个单位矩阵，右半部分是由e×c个b×b阶循环矩阵Gi,j(0≤i<e,e≤j<t,t＝e+c)构成的阵列，如下所示：其中，I是b×b阶单位矩阵，0是b×b阶全零矩阵。G的连续b行和b列分别被称为块行和块列。由式(1)可知，G有e块行和t块列。深空通信标准采用了一种码率η＝1/2的QC-LDPC码，对于该本文档来自技高网...

【技术保护点】
一种深空通信中基于校验矩阵的准循环LDPC编码器，1/2码率准循环LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝12，t＝20，b＝2048，e＝t‑c＝8，校验矩阵H通过行列交换变换成近似下三角形状，可划分为6个子矩阵，

【技术特征摘要】
1.一种深空通信中基于校验矩阵的准循环LDPC编码器，1/2码率准循环LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝12，t＝20，b＝2048，e＝t-c＝8，校验矩阵H通过行列交换变换成近似下三角形状，可划分为6个子矩阵，A是由(c-u)×e个b×b阶循环矩阵构成，B是由(c-u)×u个b×b阶循环矩阵构成，下三角矩阵T是由(c-u)×(c-u)个b×b阶循环矩阵构成，C是由u×e个b×b阶循环矩阵构成，D是由u×u个b×b阶循环矩阵构成，E是由u×(c-u)个b×b阶循环矩阵构成，其中，u＝4，Φ＝(ET-1B+D)-1是由u×u个b×b阶循环矩阵构成，Φj是由ΦT的第j块列中所有循环矩阵生成多项式构成的u×b阶矩阵，其中，上标T和-1分别表示转置和逆，1≤j≤u，比H少了些非零循环矩阵，是由c×t个b×b阶循环矩阵Hi,k构成，其中，I是单位矩阵，0是全零矩阵，1≤i≤c，1≤k≤t，i′＝t–c+u+i,t–c+u+1≤i′≤t+u，非零循环矩阵Hi,k相对于b×b阶单位矩阵的循环右移位数是si,k，其中，0≤si,k<b，A和C对应信息向量a，矩阵B和D对应一部分校验向量px，矩阵T和E则对应余下的校验向量py，校验向量p＝(px,py)，XvT＝0，其中，v＝[apxpyx]，以b比特为一段，向量v被等分为t+u段，即v＝(v1,v2,…,vt+u)，则px＝(vt–c+1,vt–c+2,…,vt–c+u)，py＝(vt–c+u+1,vt–c+u+2,…,vt+u)，x＝(vt+1,vt+2,…,vt+u)，其特征在于，所述编码器包括以下部件：后向迭代电路，由1个桶形移位器、3个累加器、2个延时器、2个比较器、1个复用器、1块ROM和1块RAM组成，H′中所有非零循环矩阵，即H1,k1、H1,k2、…、H1,kN、H2,k1、H2,k2、…、Hc,kN的块列号和移位数逐块行地存储于ROM中，用于计算向量py和x，其中，1≤k1<k2<…<kN<i′；向量与高密度矩阵的乘法器，由u个查找表L1,L2,…,Lu、2u个b比特寄存器R2,1,R2,2,…,R2,2u和u个b位二输入异或门X2,1,X2,2,…,X2,u组成，用于计算部分校验向量px，查找表L1,L2,…,Lu分别存储可变的u比特向量与固定的矩阵Φ1,Φ2,…,Φu的所有可能乘积。2.根据权利要求1所述的一种深空通信中基于校验矩阵的准循环LDPC编码器，其特征在于，所述后向迭代电路计算向量py和x的步骤如下：第1步，清零累加器1和累加器2，初始化累加器3为i′＝t–c+u+1，；第2步，ROM根据累加器2产生的地址输出源地址k及移位数si,k；第3步，RAM根据源地址k输出源操作数vk，比较器2判断源地址k是否小于目的地址i′，若k<i′，则比较器2输出1，否则，比较器2输出0，延时器1与比较器1配合判断k是否变小，若变小，则比较器1输出1，否则，比较器1输出0，累加器3对延时τ个时钟周期的比较器1输出进行累加，产生目的地址i′，其中，τ＝{log2b}表示τ是不小于log2b的最小整数，桶形移位器的固有延时是τ个时钟周期；第4步，根据比较器2的输出，累加器2产生ROM地址，复用器从vk和0中二选一送给桶形移位器，若比较器2的输出是1，则累...

【专利技术属性】
技术研发人员：刘明璐，
申请(专利权)人：荣成市鼎通电子信息科技有限公司，
类型：发明
国别省市：山东,37