电子设备制造技术

提供了一种包括半导体存储器的电子设备。半导体存储器可以包括：钉扎层，其具有钉扎磁化方向；自由层，其具有可变磁化方向；隧道阻挡层，其介于钉扎层与自由层之间，并包括金属氧化物；以及碳基化合物片，其位于钉扎层与隧道阻挡层之间、自由层与隧道阻挡层之间、以及在隧道阻挡层中当中的一处或更多处。

【技术实现步骤摘要】
电子设备相关申请的交叉引用本申请要求于2015年12月30日提交的名称为“电子设备”的韩国专利申请第10-2015-0189319号的优先权，其通过引用整体合并于此。
本专利技术文献涉及一种存储电路或存储器件以及它们在电子设备或系统中的应用。
技术介绍
近来，由于电子产品趋于小型化、低功耗、高性能、多功能等，在本领域中已要求能够在诸如计算机、便携式通信装置等各种电子产品中存储信息的半导体器件，并且已对这类半导体器件进行了研究。这样的半导体器件包括能够使用它们根据被施加的电压或电流而在不同电阻状态之间切换的特性来存储数据的半导体器件，例如，PRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝(E-fuse)等。
技术实现思路
在本专利文献中公开的技术包括存储电路或存储器件以及它们在电子设备或系统中的应用，并且包括能够提升可变电阻元件的特性的半导体存储器的电子设备的各种实施方式。在一个实施方式中，提供一种包括半导体存储器的电子设备。半导体存储器可以包括：具有钉扎磁化方向的钉扎层；具有可变磁化方向的自由层；介于钉扎层与自由层之间并且包括金属氧化物的隧道阻挡层；以及位于钉扎层与隧道阻挡层之间、自由层与隧道阻挡层之间、以及隧道阻挡层当中的一处或更多处的碳基化合物片。上述器件的实施方式可以包括一个或更多个以下内容。隧道阻挡层具有根据碳基化合物片相对于隧道阻挡层的接触面积而调整的带隙。碳基化合物片包括石墨烯、石墨氧化物或富勒烯。隧道阻挡层包括氧化锌，而碳基化合物片包括石墨烯。碳基化合物片相对于隧道阻挡层的接触面积对应于隧道阻挡层面积的10％。穿过隧道阻挡层的电子隧穿发生在存在碳基化合物片的区域中。在钉扎层或自由层具有多层结构时，多层结构的与隧道阻挡层接触的层包括铁磁材料。隧道阻挡层与自由层的至少一部分互相直接接触，并且隧道阻挡层与钉扎层的至少一部分互相直接接触。半导体存储器还包括底层，用于提高布置在MTJ结构之下且位于底层之上的层的垂直磁晶态各向异性。半导体存储器还包括磁校正层以减少由钉扎层产生的杂散场的影响。在一个实施例中，提供一种包括半导体存储器的电子设备。半导体存储器可以包括：第一磁性层；第二磁性层；以及介于第一磁性层与第二磁性层之间、并且包括金属-氧-碳耦合的材料层。上述器件的实施方式可以包括一个或更多个以下内容。当第一磁性层和第二磁性层两端施加的电压或电流等于或大于预定阈值时，穿过材料层发生电子隧穿，而当第一磁性层和第二磁性层两端施加的电压或电流少于预定阈值时，材料层用作绝缘材料。在材料层中碳的含量小于金属和氧的含量。材料层的碳位于第一磁性层与材料层之间的界面处，或第二磁性层与材料层之间的界面处。在一个实施方式中，提供一种包括具有多个存储单元的半导体存储器的电子设备，每个存储单元包括可变电阻元件，该可变电阻元件包括：具有钉扎磁化方向的钉扎层；具有可变磁化方向的自由层；介于钉扎层与自由层之间以允许在钉扎层与自由层之间的电子隧穿的隧道阻挡层；以及被分布为与隧道阻挡层接触以促进穿过隧道阻挡层的电子隧穿的碳基化合物片。上述器件的实施方式可以包括一个或更多个以下内容。碳基化合物片被分布，使得一个或更多碳基化合物片至少部分地在隧道阻挡层内。碳基化合物片被分布，使得一个或更多碳基化合物片完全在隧道阻挡层内。碳基化合物片被分布，使得一个或更多碳基化合物片位于自由层与隧道阻挡层之间的界面处或在钉扎层与隧道阻挡层之间的界面处。电子设备还可以包括微处理器，该微处理器包括：控制单元，其被配置为从微处理器外部接收包括命令的信号并执行命令的提取、解码、或微处理器信号的输入和输出的控制；操作单元，其被配置为基于控制单元对命令的解码的结果而执行操作；以及存储器单元，其被配置为存储用于执行操作的数据、与执行操作的结果相对应的数据或对其执行操作的数据的地址，其中半导体存储器是微处理器中存储器单元的部件。电子设备还可以包括处理器，该处理器包括：核心单元，其被配置为基于从处理器外部输入的命令通过使用数据执行与命令相对应的操作；高速缓冲存储单元，其被配置为存储用于执行操作的数据、与执行操作的结果相对应的数据或对其执行操作的数据的地址；以及总线接口，其连接在核心单元与高速缓冲存储单元之间，并被配置为在核心单元与高速缓冲存储单元之间传送数据，其中半导体存储器是处理器中高速缓冲存储单元的部件。电子设备还可以包括处理系统，该处理系统包括：处理器，其被配置为对由处理器接收的命令解码，并基于对命令的解码结果控制针对信息的操作；辅助存储器件，其被配置为存储用于对命令进行解码的程序和信息；主存储器件，其被配置为从辅助存储器件调用并存储程序和信息，从而在执行该程序时，处理器能够使用该程序和该信息执行操作；以及接口器件，其被配置为在处理器、辅助存储器件以及主存储器件当中至少一个与外部之间执行通信，其中半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。电子设备还可以包括数据储存系统，该数据储存系统包括：储存器件，其被配置为储存数据且不论电源如何都保存储存的数据；控制器，其被配置为根据从外部输入的命令，控制将数据输入至储存器件以及从储存器件输出数据；临时储存器件，其被配置为临时储存在储存器件与外部之间交换的数据；以及接口，其被配置为在储存器件、控制器和临时储存器件当中的至少一个与外部之间执行通信，其中半导体存储器是数据储存系统中储存器件或临时储存器件的部件。电子设备还可以包括存储系统，该存储系统包括：存储器，其被配置为储存数据且不论电源如何都保存所储存的数据；存储器控制器，其被配置为根据从外部输入的命令，控制将数据输入至存储器以及从存储器输出数据；缓冲存储器，其被配置为缓冲在存储器与外部之间交换的数据；以及接口，其被配置为在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，其中半导体存储器是存储系统中的存储器或缓冲存储器的部件。在附图、说明书和权利要求中将更详细地描述这些以及其他方面、实施方式以及相关优点。附图说明图1A是根据一个实施方式的可变电阻元件的截面图。图1B是图1A的可变电阻元件的A部的放大透视图。图2是例示当氧化锌与石墨烯互相接触时的能带的示图。图3是例示当氧化锌与石墨烯互相接触时的电流-电压曲线的示图。图4是根据另一实施方式的可变电阻元件的截面图。图5是用于描述根据一个实施方式的存储器件以及制造该存储器件的方法的截面图。图6是基于所公开的技术的实现存储电路的微处理器的配置图的示例。图7是基于所公开的技术的实现存储电路的处理器的配置图的示例。图8是基于所公开的技术的实现存储电路的系统的配置图的示例。图9是基于所公开的技术的实现存储电路的数据储存系统的配置图的示例。图10是基于所公开的技术的实现存储电路的存储系统的配置图的示例。具体实施方式下面将参照附图详细描述所公开的技术的各种示例及实施方式。附图可能未必按比例绘制，并且在一些情况下，附图中的至少一些结构的比例可能已被夸大，以清楚地例示所描述的示例或实施方式的某些特征。在呈现示图中的特定示例或呈现多层结构中具有两层或更多层的描述时，如图所示的这些层的相对位置关系或布置顺序反映了所描述或例示的示例的特本文档来自技高网...

【技术保护点】
一种包括半导体存储器的电子设备，其中，半导体存储器包括：钉扎层，其具有钉扎磁化方向；自由层，其具有可变磁化方向；隧道阻挡层，其介于钉扎层与自由层之间，并包括金属氧化物；以及碳基化合物片，其位于钉扎层与隧道阻挡层之间、自由层与隧道阻挡层之间、或在隧道阻挡层中。

【技术特征摘要】
2015.12.30 KR 10-2015-01893191.一种包括半导体存储器的电子设备，其中，半导体存储器包括：钉扎层，其具有钉扎磁化方向；自由层，其具有可变磁化方向；隧道阻挡层，其介于钉扎层与自由层之间，并包括金属氧化物；以及碳基化合物片，其位于钉扎层与隧道阻挡层之间、自由层与隧道阻挡层之间、或在隧道阻挡层中。2.根据权利要求1所述的电子设备，其中，隧道阻挡层具有根据碳基化合物片相对于隧道阻挡层的接触面积而调整的带隙。3.根据权利要求1所述的电子设备，其中，碳基化合物片包括石墨烯、石墨氧化物或富勒烯。4.根据权利要求1所述的电子设备，其中，隧道阻挡层包括氧化锌，而碳基化合物片包括石墨烯。5.根据权利要求4所述的电子设备，其中，碳基化合物片相对于隧道阻挡层的接触面积对应于隧道阻挡层的面积的10％。6.根据权利要求1所述的电子设备，其中，穿过隧道阻挡层的电子隧穿发生在存在碳基化合物片的区域中。7.根据权利要求7所述的电子设备，其中，在钉扎层或自由层具有多层结构时，多层结构的与隧道阻挡层接触的层包括铁磁材料。8.根据权利要求1所述的电子设备，其中，隧道阻挡层与自由层的至少一部分互相直接接触，以及隧道阻挡层与钉扎层的至少一部分互相直接接触。9.根据权利要求1所述的电子设备，其中，半导体存储器还包括底层，该底层用于提高被布置在MTJ结构之下且位于底层之上的层的垂直磁晶态各向异性。10.根据权利要求1所述的电子设备，其中，半导体存储器还包括用于减少由钉扎层产生的杂散场的影响的磁校正层。11.根据权利要求1所述的电子设备，其还包括处理器，所述处理器包括：核心单元，其被配置为基于从处理器外部输入的命令，通过使用数据执行与所述命令相对应的操作；高速缓冲存储单元，其被配置为存储用于执行操作的数据、与执行操作的结果相对应的数据或对其执行操作的数据的地址；以及总线接口，其连接在核心单元与高速缓冲存储单元之间，并被配置为在核心单元与高速缓冲存储单元之间传送数据，其中，半导体存储器是处理器中高速缓...

【专利技术属性】
技术研发人员：金正明，金俊緖，林钟久，文廷桓，尹晟准，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR