改善鳍式场效应管性能的方法技术

一种改善鳍式场效应管性能的方法，包括：提供衬底，衬底表面形成有分立的鳍部，衬底表面还形成有隔离层，隔离层覆盖鳍部部分侧壁表面，且隔离层顶部低于鳍部顶部；在隔离层表面形成横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和侧壁表面；形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在非晶材料层表面形成氧化物掺杂层；对氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；去除氧化物掺杂层。在去除氧化物掺杂层的过程中，非晶材料层对隔离层起到保护作用，避免去除氧化物掺杂层的工艺对隔离层造成刻蚀损失，使得隔离层厚度保持不变，进而改善形成的鳍式场效应管的电学性能。

【技术实现步骤摘要】
改善鳍式场效应管性能的方法
本专利技术涉及半导体制造
，特别涉及一种改善鳍式场效应管性能的方法。
技术介绍
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。然而，现有技术形成的鳍式场效应管的电学性能有本文档来自技高网...

【技术保护点】
一种改善鳍式场效应管性能的方法，其特征在于，包括：提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部；在所述隔离层表面形成横跨鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁表面；形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在所述非晶材料层表面形成氧化物掺杂层，所述氧化物掺杂层内具有掺杂离子；对所述氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；在进行所述退火处理后，去除所述氧化物掺杂层。

【技术特征摘要】
1.一种改善鳍式场效应管性能的方法，其特征在于，包括：提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部；在所述隔离层表面形成横跨鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁表面；形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在所述非晶材料层表面形成氧化物掺杂层，所述氧化物掺杂层内具有掺杂离子；对所述氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；在进行所述退火处理后，去除所述氧化物掺杂层。2.如权利要求1所述的方法，其特征在于，所述非晶材料层为非晶碳层或非晶硅层。3.如权利要求2所述的方法，其特征在于，在去除所述氧化物掺杂层之后，去除所述非晶材料层。4.如权利要求3所述的方法，其特征在于，所述非晶材料层为非晶硅层；采用四甲基氢氧化铵溶液、氢氧化铵溶液、氢氧化钾溶液或者氢氧化钠溶液中的一种或多种，去除所述非晶材料层。5.如权利要求2所述的方法，其特征在于，在去除所述氧化物掺杂层之后，对所述非晶材料层进行氧化处理形成氧化层。6.如权利要求5所述的方法，其特征在于，所述非晶材料层为非晶硅层；采用原位水汽生成氧化工艺、快速热氧化工艺或炉内热氧化工艺，对所述非晶材料层进行氧化处理形成氧化层。7.如权利要求1所述的方法，其特征在于，所述非晶材料层的厚度为1纳米至20纳米。8.如权利要求1所述的方法，其特征在于，所述氧化物掺杂层的材料为具有掺杂离子的氧化硅、氮氧化硅或碳氧化硅。9.如权利要求1所述的方法，其特征在于，所述氧化物掺杂层的材料为氧化硅；所述掺杂离子为N型掺杂离子或P型掺杂离子。10.如权利要求1所述的方法，其特征在于，所述退火处理为快速热退火，退火温度为1000摄氏度至1100摄氏度，退火时长为1秒至10秒。11.如权利要求1所述的方法，其特征在于，在进行所述退火处理之前，还在所述氧化物掺杂层表面形成盖帽层，所述盖帽层的材料致密度大于氧化物掺杂层的材料致密度；且在去除所述氧化物掺杂层之前，还去除盖帽层。12.如权利要求1所述的方法，其特征在于，所述衬底包括PMOS区域和NMOS区域；所述掺杂区包括位于PMOS区域的鳍部内的P型掺杂区、以及位于NMOS区域的鳍部内的N型掺杂区。13.如权利要求12所述的方法，其特征在于，所述非晶材料层位于PMOS区域鳍部顶部表面和侧壁表面，所述非晶材料层还位于NMOS区域鳍部顶部表面和侧壁表面；所述氧化物掺杂层包括位于PMOS区域的非晶材料层表面的第一氧化物掺杂层、以及位于NMOS区域的非晶材料层表面的第二氧化物掺杂层，其中，所述第一氧化物掺杂层内具有P型掺杂离子，所述第二氧化物掺杂层内具有N型掺杂离子。14.如权利要求13所述的方法，其特征在于，形成所述第一氧化物掺杂层、以及第二氧化物掺杂层的工艺步骤包括：在所述非晶材料层表面形成第一氧化物掺杂层；刻蚀去除位于NM...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31