Compared with the speed reduction display device in addition to a kind of complex, it has a controller circuit to control circuit; the alarm circuit, the circuit input end is connected with an output end of the controller circuit; FPGA circuit, the circuit input end is connected with an output end of the circuit controller; the display circuit, the circuit input end is connected with an output circuit FPGA the end; the device has reasonable design, simple control, fewer external components, in addition to visually see complex reduction speed of operation, can be applied to the operation of the complex operation and speed optimization device.
【技术实现步骤摘要】
一种复数除减运算速度比较与显示装置
本技术属于复数运算控制的设备或装置
,具体涉及到一种复数除减运算速度比较与显示装置。
技术介绍
复数在电学、流体力学等得到了发展,复数是数学计算中经常用到的。研究复数运算,提高复数的运算速度很有意义。为此,学校也开有相关的专业课,产生复数除减运算平台。产生复数除减运算的实验平台也很多,主要存在以下几种:1.基于单片机的复数除减运算实验平台;2.基于ARM处理器的复数除减运算实验平台;3.基于DSP的复数除减运算实验平台等。这些复数除减运算实验平台存在以下不足:复数除减运算实验平台相互独立;不能直观地研究出复数除减运算的速度;未能锻炼学生综合分析能力;未能充分地激发学生的全局意识、提高学生认识。
技术实现思路
本技术所要解决的技术问题在于克服上述复数除减运算实验平台的不足,提供一种复数除减运算速度比较与显示装置,这种装置能直观地看出复数除减运算速度快慢,提高学生的认识及创新能力。解决上述技术问题采用的技术方案是:由于本技术采用控制器电路产生复数除减运算,当开始复数除减运算时,集成电路U2发出开始脉冲信号,信号从集成电路U2的引脚56输出,同时,报警电路启动,高电平信号从集成电路U2的引脚38输出,输入到发光二级管D2,点亮D2;当结束复数除减运算时,集成电路U2发出结束脉冲信号,信号从集成电路U2的引脚55输出,同时,报警电路启动,低电平信号从集成电路U2的引脚38输出,输入到发光二级管D2,关闭D2。采用FPGA电路产生复数除减运算,当FPGA内部的复数除减运算开始时,点亮发光二级管D1,指示FPGA电路产生复数除减运 ...
【技术保护点】
一种复数除减运算速度比较与显示装置,其特征在于它具有:对电路进行控制的控制器电路;报警电路,该电路的输入端接控制器电路的输出端;FPGA电路,该电路的输入端接控制器电路的输出端;显示电路,该电路的输入端接FPGA电路的输出端。
【技术特征摘要】
1.一种复数除减运算速度比较与显示装置,其特征在于它具有:对电路进行控制的控制器电路;报警电路,该电路的输入端接控制器电路的输出端;FPGA电路,该电路的输入端接控制器电路的输出端;显示电路,该电路的输入端接FPGA电路的输出端。2.根据权利要求1所述的一种复数除减运算速度比较与显示装置,其特征在于所述的报警电路:报警电路是由电阻R2,R3,发光二极管D2,D1连接构成,其中,电阻R2的一端接集成电路U2的引脚38,电阻R2的另一端接发光二极管D2的一端,发光二极管D2的另一端接地;电阻R3的一端接集成电路U1的引脚P6,电阻R3的另一端接发光二极管D1的一端,发光二极管D1的另一端接地。3.根据权利要求1所述的一种复数除减运算速度比较与显示装置,其特征在于所述的控制器电路:控制器电路由集成电路U2,电容C1,C2,C3,电阻R1,无源晶振Y1连接构成,其中,集成电路U2的型号为C8051F010,集成电路U2的引脚18,19接无源晶振Y1的两端,电容C1的一端接地,电容C1的另一端接集成电路U2的引脚18,电容C2的一端接地,电容C2的另一端接集成电路U2的引脚19,集成电路U2的引脚20接电阻R1,电容C3的一端,电阻R1,电容C3的另一端接地,集成电路U2的引脚16,17,62,31,40接3V,集成电路U2的引脚41,30,61,5,15接地。4.根据权利要求1所述的一种复数除减运算速度比较与显示装置,其特征在于所述的FPGA电路:FPGA电路由集成电路U1、有源晶振Y2连接构成,其中,集成电路U1的型号为EP2C15AF256C6,有源晶振Y2的型号为JHY50M,集成电路U1的引脚J2接Y2的引脚4,Y2的引脚1接3V,Y2的引脚3接地,集成电路U1的引脚F10,G7,G9,G11,H7,H10,H...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。