一种快速确定ADC拼合顺序的方法技术

本发明专利技术公开了一种快速确定ADC拼合顺序的方法，在ADC采集原理的基础上，通过提取上升沿数据并对其分割及排序，得到初始顺序号，然后利用康托公式展开计算其对应的序号，经过多次迭代后统计所有序号出现的次数，再将出现次数最多的序号利用康托公式反推出排列号，从而得到正确的ADC拼合顺序。

【技术实现步骤摘要】
一种快速确定ADC拼合顺序的方法
本专利技术属于测量仪器
，更为具体地讲，涉及一种快速确定ADC拼合顺序的方法。
技术介绍
数据采集系统，主要以模拟信号调理通道、ADC转换器、数据缓冲器及微处理器为核心，输入被测信号经过ADC转换器将模拟波形转换成数字信号，存储在数字缓冲器中，之后对数据进行分析、解码或显示等后续处理。现代通信技术的发展对数据采集的速率提出了越来越高的要求，特别是对宽带、超宽带雷达和软件无线电，要求数据采集系统有较高的采样率。由于受到ADC速度的限制，一般只能采用相对较低速ADC，通过多路采样技术满足更高采样率要求的系统，其原理框图如图1所示，可以看出，系统实现正确数据处理或波形重建的重要前提就是多路采样数据组合的正确性。在高速采样系统中，由于多ADC器件间的复位操作而可能导致多组数据同步时钟间的相位差出现不确定的现象，从而使得拼合顺序出现不确定现象。再者，在高速采集系统中，由于ADC采样率的提高，ADC内可能集成多个ADC核，每个ADC核也有多路输出，这样一来，一片ADC的输出路数也随之变多，对应接收ADC采样数据的FPGA的引脚也变多。但是由于成本原因，实际过程中我们往往使用一片FPGA来接收一片ADC的多路输出数据，这样一来，多个FPGA内存储数据的开始位置不同，此时拼合会出现问题。由以上分析，多路采集的数据，只有在正确的拼合的顺序下才能真实的还原信号。以标准方波信号的上升沿为例，呈现的波形应该是基本单调上升的。在正确的拼合顺序下，放大其上升沿，其波形也非常平滑，如图2所示，如果是错误的拼合顺序，其上升沿的数据，不是基本单调上升的，显示的锯齿样的波形，如图3所示；在ADC增益一致、偏移正确的情况下，如果ADC拼合顺序正确，则对标准方波信号的上升沿来讲，其采集到的ADC的数据应是严格单调上升的。据此，可以分析采集回来的ADC数据，从而确定拼合顺序。但是在实际情况下，信号源的输出信号经过模拟通道的调理，进入ADC量化的过程中，可能存在偶发性的噪声，就单次采样数据来讲，即使在拼合顺序正确的情况下，其数据也不一定是单调上升的，特别是拼合路数越多，其出现偶然非单调性的可能就越不好确定。以前，在开发阶段，确定正确的拼合数据的方法一般是通过手工的方式，通过将采集数据的按波形的方式显示出来，通过人眼识别，手动调整顺序。这样的方法存在两个问题：第一，由于偶发噪声的存在，就某次分析的数据并不能保证其数据是否存在噪声，故据此得到的顺序可能是错误的，为此，需要进行多次手工分析，得到次数最多的顺序，并认为此顺序是正确的；第二，当拼合路数较多时，如8路、16路等，这时手工方法将非常麻烦和耗时。当路数较多时，偶发噪声出现的概率更高一些，手工方法将特别麻烦和耗时，可能需要多次调整，才能得到正确的顺序。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种快速确定ADC拼合顺序的方法，在ADC采集原理的基础上，通过全排列序列号与序号的映射得出正确的拼合顺序。为实现上述专利技术目的，本专利技术一种快速确定ADC拼合顺序的方法，其特征在于，包括以下步骤：(1)、将标准方波信号进行N路交替采样，得到N路的数字信号；(2)、将N路的数字信号按照初始顺序组合在数组中；(3)、设置扫描次数K，对数字组中数字信号进行第一次扫描，找到数字信号上升沿阶段的最大和最小值，从而得到峰峰值；(4)、从左到右扫描波形，取波形数据刚刚大于或等于峰峰值的T％处作为待分析数据上升沿预开始位置stopPos_Raise，取波形数据刚刚大于或等于峰峰值的1-T％处作为待分析数据上结束位置startPos_Raise；(5)、提取上升沿数据段计算上升沿数据段的起始位置startPos：计算上升沿数据段的起始位置stopPos：其中，表示向下取整；(6)、对startPos至stopPos之间的上升沿数据按N路为一组依次进行分割，，再把每组数据用结构体数组表示；其中，结构体数组的data项用于存储数据，index项用于存储每个数据从前到后的初始顺序号；(7)、在每个结构体数组中，对data项中的数据按照从小到大的排序，且排序时每个数据的初始顺序号也跟着移动，得到排序后的结构体数组，再提取该结构体数组中index项对应的初始顺序号组成排列号，从而得到每组数据的排列号；(8)、利用康托公式分别将每组排列号转换为序号，再统计每组序号出现的次数，完成本轮扫描处理；(9)、当本轮扫描处理完成后，返回步骤(3)进行下一轮扫描，直到K轮扫描结束后进入步骤(10)；(10)、统计K轮扫描结束后出现次数最大的序号，再提取该序号并利用康托公式反推测排列号，从而得到正确的ADC拼合顺序。本专利技术的专利技术目的是这样实现的：本专利技术一种快速确定ADC拼合顺序的方法，在ADC采集原理的基础上，通过提取上升沿数据并对其分割及排序，得到初始顺序号，然后利用康托公式展开计算其对应的序号，经过多次迭代后统计所有序号出现的次数，再将出现次数最多的序号利用康托公式反推出排列号，从而得到正确的ADC拼合顺序。同时，本专利技术一种快速确定ADC拼合顺序的方法还具有以下有益效果：(1)、通过软件确定拼合顺序的方法，不依赖ADC芯片的具体型号和采集方式，大大减少了软硬件调试时间；(2)、软件确定ADC拼合顺序的方法，与硬件方法比较，时间快，效率高，更具扩展性；(3)、通过康托公式实现排列与序号的对应关系，大大的节约了内存空间，并且在内存一定的情况下，做到了拼合路数N的最大化。附图说明图1是多路采样的原理框图；图2是正确的拼合顺序下上升沿波形图；图3是错误的拼合顺序下上升沿波形图；图4是本专利技术一种快速确定ADC拼合顺序的方法流程图；图5是8路拼合的原理框图；图6是上升沿数据段示意图。具体实施方式下面结合附图对本专利技术的具体实施方式进行描述，以便本领域的技术人员更好地理解本专利技术。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本专利技术的主要内容时，这些描述在这里将被忽略。实施例图4是本专利技术一种快速确定ADC拼合顺序的方法流程图。在本实施例中，如图4所示，本专利技术一种快速确定ADC拼合顺序的方法，包括以下步骤：S1、如图1所示，将标准方波信号x(t)进行N路交替采样，得到N路的数字信号gi[n]，i＝1,2,…,N；在本实施例中，使用标准信号源，输入一个标准方波信号，标准方波信号信号的幅度在ADC采样范围内，，信号的预冲和过冲幅度应小于峰峰值的10％，触发设置为上升沿触发，信号的周期根据采样率和触发深度，以及存储深度而定，一般在其存储深度内，只有一个上升沿，假设上升沿数据在存储深度的中间，那么输入信号的周期，应该大于存储深度数据代表的时间的1倍以内(1:1的占空比)，输入信号的上升时间应保证在数据拼合路数的点数的2～3倍。因此我们需要调节时基档和幅度档，使屏幕上仅保留一个上升沿，且其幅度在不越界的情况下尽量的大。例如500MSPS的采样率，则采集的每个数据代表的时间为2Ns，如果采用8路拼合，那么上升时间至少大于8×2×2Ns＝32Ns。ADC的采集数据输出到FIFO，软件读取FIFO中的数据并进行分析，采集到FIFO数据后，根据不同采样率的要求，有8路，16路，64路等拼合方案，在本本文档来自技高网...

【技术保护点】
一种快速确定ADC拼合顺序的方法，其特征在于，包括以下步骤：(1)、将标准方波信号进行N路交替采样，得到N路的数字信号；(2)、将N路的数字信号按照初始顺序组合在数组中；(3)、设置扫描次数K，对数字组中数字信号进行第一次扫描，找到数字信号上升沿阶段的最大和最小值，从而得到峰峰值；(4)、从左到右扫描波形，取波形数据刚刚大于或等于峰峰值的T％处作为待分析数据上升沿预开始位置stopPos_Raise，取波形数据刚刚大于和等于峰峰值的1‑T％处作为待分析数据上结束位置startPos_Raise；(5)、提取上升沿数据段计算上升沿数据段的起始位置startPos：

【技术特征摘要】
1.一种快速确定ADC拼合顺序的方法，其特征在于，包括以下步骤：(1)、将标准方波信号进行N路交替采样，得到N路的数字信号；(2)、将N路的数字信号按照初始顺序组合在数组中；(3)、设置扫描次数K，对数字组中数字信号进行第一次扫描，找到数字信号上升沿阶段的最大和最小值，从而得到峰峰值；(4)、从左到右扫描波形，取波形数据刚刚大于或等于峰峰值的T％处作为待分析数据上升沿预开始位置stopPos_Raise，取波形数据刚刚大于和等于峰峰值的1-T％处作为待分析数据上结束位置startPos_Raise；(5)、提取上升沿数据段计算上升沿数据段的起始位置startPos：计算上升沿数据段的起始位置stopPos：其中，表示向下取整；(6)、对startPos至stopPos之间的上升沿数据按N路为一组依次进行分割，再把每组数据用结构体数组表示；其中，结构体数组的data项用于存储数据，index项用于存储每个数据从前到后的初始顺顺序号；(7)、在每个结构体数组...

【专利技术属性】
技术研发人员：赵勇，叶芃，蒋俊，邱渡裕，吴晨，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51