The present invention provides a system level error correction SAR analog digital converter, including the bootstrapped sampling switch, a first capacitor array, second capacitor array, switch array, comparator, successive approximation register module and asynchronous logic according to an input differential signal change work mode error correction comparator; through the comparator between two work mode switch according to the comparator input signal amplitude difference, the comparator work in different working condition, optimize the comparator work, improve the working efficiency of the comparator, the performance of the whole SARADC further improved, and the invention does not require the introduction of additional redundant bits for error correction, simplify the design difficulty. To improve the working speed of SARADC.
【技术实现步骤摘要】
系统级误差校正SAR模拟数字转换器
本专利技术涉及集成电路领域,尤其涉及一种系统级误差校正SAR模拟数字转换器。
技术介绍
逐次逼近寄存器型模拟数字转换器(以下简称为SARADC)是采样速率低于5Msps(每秒百万次采样)的中等至高分辨率应用的常见结构。SARADC的分辨率一般为8位至16位,具有低功耗,结构简单,版图面积小和低成本等优点。这些特点使该类型ADC具有很宽的应用范围,例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。近年来,随着移动终端和集成模拟前端应用的不断扩展,对于低功耗中高速ADC的需求日益增长。随着集成电路制造工艺的不断进步,低电源低功耗和数字电路高度集成已经成为ADC的主要发展趋势,和其他结构的ADC相比,SARADC和开关电容技术、电荷重分布技术,以及异步时钟控制技术结合在一起,在特征尺寸不断缩小的工艺节点上,具有更大的优势。近年来,随着集成电路制造工艺进入深亚微米级,对SARADC的研究以爆发式的速度在增长,SARADC的采样率已经上升到几MHz,甚至GHz数量级。现有技术中,比较器的设计始终是SARADC的一个重要瓶颈。低精度和中等精度的SARADC通常采用基于锁存器结构的动态比较器,其具有没有静态功耗、延迟时间相对较小和结构简单的优点,但是,这种结构的比较器存在增益较小、失调电压较大和等效输入噪声较大的问题。由于低精度和中等精度ADC对于比较器增益的要求不是很高,所以基于锁存器结构的动态比较器可以满足精度上的要求,因此,其失调电压和等效输入噪声就成为了设计中重点考虑的问题。传统结构中,采用比较器共模输入电压不 ...
【技术保护点】
一种系统级误差校正SAR模拟数字转换器,其特征在于:包括自举采样开关、第一电容阵列、第二电容阵列、开关阵列、比较器、逐次逼近寄存器异步逻辑模块和用于根据输入的差分信号变化调整工作模式的误差校正比较器;所述自举采样开关的一端与全差分输入信号相连,自举采样开关的另一端分别与第一电容阵列和第二电容阵列中每个电容的上极板连接,所述自举采样开关的另一端还分别与误差校正比较器的差分输入端连接,所述第一电容阵列和第二电容阵列的每个电容的下极板通过对应的开关阵列与基准电压相连,所述误差校正比较器的输出端与逐次逼近寄存器异步逻辑模块的输入端连接;通过所述逐次逼近寄存器异步逻辑模块的输出信号控制第一电容阵列和第二电容阵列进行切换。
【技术特征摘要】
1.一种系统级误差校正SAR模拟数字转换器,其特征在于:包括自举采样开关、第一电容阵列、第二电容阵列、开关阵列、比较器、逐次逼近寄存器异步逻辑模块和用于根据输入的差分信号变化调整工作模式的误差校正比较器;所述自举采样开关的一端与全差分输入信号相连,自举采样开关的另一端分别与第一电容阵列和第二电容阵列中每个电容的上极板连接,所述自举采样开关的另一端还分别与误差校正比较器的差分输入端连接,所述第一电容阵列和第二电容阵列的每个电容的下极板通过对应的开关阵列与基准电压相连,所述误差校正比较器的输出端与逐次逼近寄存器异步逻辑模块的输入端连接;通过所述逐次逼近寄存器异步逻辑模块的输出信号控制第一电容阵列和第二电容阵列进行切换。2.根据权利要求1所述的系统级误差校正SAR模拟数字转换器,其特征在于:所述误差校正比较器的工作模式包括高速高等效输入噪声模式和低速低等效输入噪声模式,所述误差校正比较器根据输入的差分电压,对工作模式进行选择。3.根据权利要求2所述的系统级误差校正SAR模拟数字转换器,其特征在于:预先对误差校正比较器的工作模式进行阈值划分,当差分输入信号在阈值范围内时,控制误差校正比较器工作在低速低等效输入噪声模式;当差分输入信号在阈值范围之外时,控制误差校正比较器工作在高速高等效输入噪声模式。4.根据权利要求3所述的系统级误差校正SAR模拟数字转换器,其特征在于:通过改变误差校正比较器尾电流源的电流,控制所述误差校正比较器在两种工作模式之间进行切换。5.根据权利要求1所述的系统级误差校正SAR模拟数字转换器,其特征在于:所述误差校正比较器包括:第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M10、第七NMOS管M11,第...
【专利技术属性】
技术研发人员:徐代果,徐世六,刘涛,刘璐,邓民明,石寒夫,王旭,
申请(专利权)人:中国电子科技集团公司第二十四研究所,
类型:发明
国别省市:重庆,50
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。