一种存储器编译器制造技术

本发明专利技术涉及存储器技术领域，尤其涉及一种存储器编译器，利用该存储器编译器生成的设计数据不仅包括目前存储器编译器生成的存储器宏单元，还至少包括一微控制器；该微控制器不仅能实现传统的对存储器的读出和写入操作，还能实现对存储器的自我测试、自我优化以及作为一个片上系统中可选的微处理器核使用，从而提高了存储器的可靠性和性能。

Memory compiler

The present invention relates to the technical field of the memory, in particular to a memory compiler, using the design data of the memory compiler generated not only including the current memory compiler generates memory macro unit also comprises at least one micro controller; the micro controller not only can realize the traditional read out of the memory and write operations, but also to achieve the memory self testing, self optimization as well as a system on chip microprocessor using optional, so as to improve the reliability and performance of memory.

【技术实现步骤摘要】
一种存储器编译器
本专利技术涉及存储器
，尤其涉及一种存储器编译器。
技术介绍
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据存储器控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。自世界上第一台计算机问世以来，计算机的存储器也在不断的发展更新，从一开始的汞延迟线，磁带，磁鼓，磁芯，到现在的半导体存储器，磁盘，光盘，纳米存储等；从1971年的10um制程，到1999年的0.18um制程，再到如今的14nm制程，工艺发展也非常迅速。嵌入式存储器作为嵌入模块中最普及的一种，因其自身功能的特性，以及同等面积下比组合逻辑块功耗低的优点，在深亚微米的片上系统设计中越来越受到设计者的青睐。其应用普及程度已经与标准单元和输入输出单元相当。标准单元和输入输出单元的生成，需要列举所有常用规格，将所有模块归纳成单元库，存储器的解决方案则不能通过列举所有规格来实现。无论从模块数量、数据量，还是人力资源上都是不现实的，这时就需要一个工具能够实现各种规格存储器的自动生成，这就是存储器编译器。目前利用存储器编译器生成存储器设计数据的流程如图1所示:1)首先客户提出详细的设计需求，具体包括存储器的容量、面积以及功耗等；2)存储器公司/工程师得到客户的设计要求，将这些需求输入到存储器编译器中，存储器编译器开始工作；3)一段时间后存储器编译器生成满足客户需求的存储器的设计数据。得到的设计数据一般为存储器宏单元，其主要包括一定位宽的数据总线、控制总线以及地址总线，数据总线用于传输数据信息，比如在执行写操作时，传输要写入存储器的数据，在执行读操作时，传输从存储器中读出的数据；控制总线用于传输控制命令，比如写操作命令和读操作命令；地址总线用于传输存储器的地址信息。存储区编译器在生成存储器宏单元的同时也会产生一状态机(FiniteStateMachine，FSM)用于控制存储器的操作。状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。然而，随着半导体工艺的发展，特别是在半导体工艺达到深亚微米(40nm及以下)以后，一方面嵌入式存储器的存储单元密度将会变得很大(比如存储密度大于16Mb)，另一方面工艺的波动性也会变大。这些情况都将会导致状态机很难精确控制嵌入式存储器的每一BIT数据，使得存储器的可靠性和性能将由性能最差的比特(tailbit)决定。最终，这将导致存储器的良品率下降，从而极大影响经济效益，这是本领域技术人员所不愿见到的。
技术实现思路
针对上述存在的问题，本专利技术公开了一种存储器编译器，所述存储器编译器生成的存储器的设计数据包括存储器宏单元和微控制器(MicrocontrollerUnit，MCU)；所述微控制器用于控制所述存储器进行读出、写入、自我测试和自我优化操作。上述的存储器编译器，其中，所述存储器宏单元包括存储器板，所述存储器板包括：存储阵列，用于存储数据；存储器外设，与所述存储阵列连接，用于对所述存储阵列进行读出、写入操作。上述的存储器编译器，其中，所述存储器编译器生成的存储器至少包括：控制总线，用于传输控制信号；数据总线，用于传输数据；地址总线，用于传输地址；程序录入总线，用于录入程序；外部拓展总线，用于实现所述存储器的拓展功能。上述的存储器编译器，其中，所述控制总线包括：写入使能总线，用于传输写使能信号；读出使能总线，用于传输读使能信号。上述的存储器编译器，其中，所述存储器编译器生成的存储器的设计数据还包括晶振和第一存储空间和/或第二存储空间。上述的存储器编译器，其中，所述第一存储空间为非易失性存储器。上述的存储器编译器，其中，利用所述微控制器对所述存储器进行写入操作时所采用的模块包括所述存储器宏单元、所述微控制器、所述晶振和所述第一存储空间；利用所述微控制器对所述存储器进行写入操作时所采用的总线包括所述写使能总线、所述地址总线和所述数据总线。上述的存储器编译器，其中，利用所述微控制器对所述存储器进行所述写入操作的步骤包括：所述写使能总线传输的写使能信号使所述晶振产生时钟信号；所述微控制器接收到所述时钟信号后，读取所述第一存储空间中待写入数据的地址，并通过行、列译码器确定该待写入数据在存储阵列中待存放的位置；所述微控制器控制所述存储器外设将所述待写入数据写入所述待存放的位置。上述的存储器编译器，其中，利用所述微控制器对所述存储器进行读出操作时所采用的模块包括所述存储器宏单元、所述微控制器和所述晶振；利用所述微控制器对所述存储器进行读出操作时所采用的总线包括所述读使能总线、所述地址总线和所述数据总线。上述的存储器编译器，其中，利用所述微控制器对所述存储器进行所述读出操作的步骤包括：所述读使能总线传输的读使能信号使所述晶振产生时钟信号；所述微控制器接收到所述时钟信号后，读取待读出数据的地址信息，并通过行、列译码器确定所述待读出数据在所述存储阵列中待存放的位置；所述微控制器控制所述存储器外设读出所述待读出数据。上述的存储器编译器，其中，利用所述微控制器对所述存储器进行自我测试和自我优化操作时所采用的模块包括所述存储器宏单元、所述微控制器、所述晶振和第二存储空间；利用所述微控制器对所述存储器进行自我测试和自我优化操作时所采用的总线包括所述程序录入总线。上述的存储器编译器，其中，利用所述微控制器对所述存储器进行所述自我测试和自我优化操作的步骤包括：通过所述程序录入总线将自测试、优化程序录入到所述第二存储空间中；所述微控制器执行所述第二存储空间中的自测试程序，对存储器进行自我测试，并获取测试结果；所述微控制器执行所述第二存储空间中的自优化程序，并根据所述测试结果对所述存储器进行优化。上述的存储器编译器，其中，所述第一存储空间和所述第二存储空间为相同的存储空间。上述的存储器编译器，其中，所述第二存储空间为非易失性存储器。上述的存储器编译器，其中，所述存储器的拓展功能为所述微控制器为片上系统中的一个可选微处理器核。上述的存储器编译器，其中，所述存储器为闪存、相变存储器、阻变存储器、磁存储器或铁电存储器。上述的存储器编译器，其中，所述微控制器为ARM或MIPS架构的微控制器。上述专利技术具有如下优点或者有益效果：本专利技术公开了一种存储器编译器，利用该存储器编译器生成的设计数据不仅包括目前存储器编译器生成的存储器宏单元，还至少包括一微控制器；该微控制器不仅能实现传统的对存储器的读出和写入操作，还能实现对存储器的自我测试、自我优化以及作为一个片上系统(SystemonChip，SOC)中可选的微处理器核使用，从而提高了存储器的可靠性和性能。附图说明通过阅读参照以下图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更加明显。在全部图中相同的标记指示相同的部分。并未可以按照比例绘制图，重点在于示出本专利技术的主旨。图1是传统技术中利用存储器编译器生成存储器设计数据的流程的示意图；图2是利用本专利技术提出的存储器编译器生成存储器设计数据的流程的示意图；图3是执行写入操作所需部分的示意图；图4是微控制器执行写本文档来自技高网...

【技术保护点】
一种存储器编译器，其特征在于，所述存储器编译器生成的存储器的设计数据包括存储器宏单元和微控制器；所述微控制器用于控制所述存储器进行读出、写入、自我测试和自我优化操作。

【技术特征摘要】
1.一种存储器编译器，其特征在于，所述存储器编译器生成的存储器的设计数据包括存储器宏单元和微控制器；所述微控制器用于控制所述存储器进行读出、写入、自我测试和自我优化操作。2.如权利要求1所述的存储器编译器，其特征在于，所述存储器宏单元包括存储器板，所述存储器板包括：存储阵列，用于存储数据；存储器外设，与所述存储阵列连接，用于对所述存储阵列进行读出、写入操作。3.如权利要求2所述的存储器编译器，其特征在于，所述存储器编译器生成的存储器至少包括：控制总线，用于传输控制信号；数据总线，用于传输数据；地址总线，用于传输地址；程序录入总线，用于录入程序；外部拓展总线，用于实现所述存储器的拓展功能。4.如权利要求3所述的存储器编译器，其特征在于，所述控制总线包括：写入使能总线，用于传输写使能信号；读出使能总线，用于传输读使能信号。5.如权利要求4所述的存储器编译器，其特征在于，所述存储器编译器生成的存储器的设计数据还包括晶振和第一存储空间和/或第二存储空间。6.如权利要求5所述的存储器编译器，其特征在于，所述第一存储空间为非易失性存储器。7.如权利要求5所述的存储器编译器，其特征在于，利用所述微控制器对所述存储器进行写入操作时所采用的模块包括所述存储器宏单元、所述微控制器、所述晶振和所述第一存储空间；利用所述微控制器对所述存储器进行写入操作时所采用的总线包括所述写使能总线、所述地址总线和所述数据总线。8...

【专利技术属性】
技术研发人员：景蔚亮，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海,31