对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法技术方案

本发明专利技术公开了一种对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法。其中，FPGA芯片分别与ARM芯片和DSP芯片相连，FPGA芯片和DSP芯片之一连接到第一存储单元，该第一存储单元存储有FPGA芯片和DSP芯片的程序，所述ARM芯片连接到第二存储单元，该第二存储单元存储有ARM芯片的程序，所述方法包括通过串行数据接口执行以下步骤：向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的升级指令；从FPGA芯片接收针对所述升级指令的响应；向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的更新数据，其中，对FPGA芯片和DSP芯片的程序更新与对ARM芯片的程序更新是并行的。

【技术实现步骤摘要】
对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法
本专利技术涉及嵌入式硬件领域，具体地涉及对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法。
技术介绍
在嵌入式硬件领域，基于ARM(低成本RISC微处理器)、DSP(数字信号处理器)、FPGA(现场可编程逻辑阵列)的硬件结构有着广泛的应用。在一些复杂的应用场合中，三种硬件能够优势互补，共同完成特定的复杂功能。举例来讲，在一些组合导航控制系统中，可以用ARM实现惯性测量单元的数据采集、标定、补偿，用DSP实现组合导航和控制算法，以及用FPGA实现各种外部接口。通常情况下，通过这三者各自的JTAG接口将它们的程序数据下载到FLASH芯片中。但在有些场合，当产品封装并交付使用后，通过JTAG接口更新程序数据就变的比较困难，尤其是ARM/DSP/FPGA联合使用的场合，可能会同时需要三个JTAG接口，这是不期望的。此外，在产品调试过程中，JTAG接口可能并不方便使用。因此，期待一种能够对三者的程序数据方便地进行更新升级的方法。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提出了一种对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法。根据本专利技术的一个方面，提出了一种对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法。在所述嵌入式系统中，FPGA芯片分别与ARM芯片和DSP芯片相连，FPGA芯片和DSP芯片之一连接到第一存储单元，该第一存储单元存储有FPGA芯片和DSP芯片的程序，所述ARM芯片连接到第二存储单元，该第二存储单元存储有ARM芯片的程序。所述方法包括通过串行数据接口执行以下步骤：向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的升级指令；从FPGA芯片接收针对所述升级指令的响应；向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的更新数据，其中，对FPGA芯片和DSP芯片的程序更新与对ARM芯片的程序更新是并行的。在一个实施例中，如果所述第一存储单元连接FPGA芯片，则所述方法包括：通过串行数据接口向FPGA芯片发送升级指令，并使得所述FPGA芯片将所述升级指令转发到ARM芯片；通过串行数据接口从FPGA芯片接收分别来自FPGA芯片和ARM芯片的升级响应；通过串行数据接口向FPGA发送针对FPGA芯片、DSP芯片和ARM芯片中的至少一种芯片的更新数据，以及如果所述更新数据中包括针对FPGA芯片和/或DSP芯片的更新数据，则使FPGA芯片使用所接收到的针对FPGA芯片和/或DSP芯片的更新数据对第一存储单元中存储的程序进行更新，如果所述更新数据中包括针对ARM芯片的更新数据，则使FPGA芯片将针对ARM芯片的更新数据转发到ARM芯片，以便由ARM芯片使用所述针对ARM芯片的更新数据对第二存储单元中存储的程序进行更新。在一个实施例中，如果所述第一存储单元连接DSP芯片，则所述方法包括：通过串行数据接口向FPGA芯片发送升级指令，并使得所述FPGA芯片将所述升级指令转发到DSP芯片和ARM芯片；通过串行数据接口从FPGA芯片接收分别来自DSP芯片和ARM芯片的升级响应；通过串行数据接口向FPGA发送针对FPGA芯片、DSP芯片和ARM芯片中的至少一种芯片的更新数据，以及如果所述更新数据中包括针对FPGA芯片和/或DSP芯片的更新数据，则使FPGA芯片将所述针对FPGA芯片和/或DSP芯片的更新数据转发到DSP芯片，以便由DSP芯片使用所述针对FPGA芯片和/或DSP芯片的更新数据对第一存储单元中存储的程序进行更新，如果所述更新数据中包括针对ARM芯片的更新数据，则使FPGA芯片将针对ARM芯片的更新数据转发到ARM芯片，以便由ARM芯片使用所述针对ARM芯片的更新数据对第二存储单元中存储的程序进行更新。在一个实施例中，所述串行数据接口是RS232接口、RS422接口和RS485接口之一。在一个实施例中，所述第一存储单元是EPCS存储单元，所述第二存储单元是FLASH(闪存)存储单元。在一个实施例中，所述第一存储单元和所述第二存储单元都是FLASH存储单元。在一个实施例中，所述第二存储单元是所述ARM芯片的一部分。在一个实施例中，所述FPGA芯片包括与运算模块，所述与运算模块能够对自身的信号或来自DSP芯片的信号与来自ARM芯片的信号进行与运算，并将得到的信号发送到串行数据接口。在一个实施例中，所述FPGA芯片与所述串行数据接口之间通过UART协议进行通信，所述FPGA芯片与所述ARM芯片之间通过UART协议进行通信，所述FPGA芯片与所述DSP接口之间通过EMIF协议进行通信。在一个实施例中，在通过串行数据接口向FPGA发送针对FPGA芯片、DSP芯片和ARM芯片中的至少一种芯片的更新数据之前，向FPGA发送指示更新文件大小的指令。在本专利技术所提出的对包括ARM、DSP、FPGA芯片的嵌入式系统进行程序更新的方法中，通过使用串行数据接口(例如，RS422接口)，能够在不增加系统硬件和软件成本的前提下，方便地完成对三种芯片的程序数据的更新。附图说明图1示出了根据本专利技术的实施例的嵌入式系统的结构框图。图2示出了根据第一情形的嵌入式系统的结构框图。图3示出了根据第二情形的嵌入式系统的结构框图。图4示出了第一存储单元的示例数据存储结构。图5示出了第二存储单元的示例数据存储结构。图6示出了根据本专利技术的实施例的对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法的流程图。图7示意性地示出了基于图3的情形的包括与运算模块的FPGA芯片以及其与ARM芯片和DSP芯片的连接关系。具体实施方式下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本专利技术。在其他实例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本专利技术至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。以下参考附图对本专利技术进行具体描述。图1示出了根据本专利技术的实施例的嵌入式系统100的结构框图。如图所示，嵌入式系统100包括ARM芯片110、DSP芯片120、FPGA芯片130和串行数据接口140。在所述嵌入式系统100中，FPGA芯片130分别与ARM芯片110和DSP芯片120相连。在一个实施例中，所述FPGA芯片与所述串行数据接口之间通过UART(通用异步收发)协议进行通信，所述FPGA芯片与所述ARM本文档来自技高网...

【技术保护点】
一种对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法，其中，FPGA芯片分别与ARM芯片和DSP芯片相连，FPGA芯片和DSP芯片之一连接到第一存储单元，该第一存储单元存储有FPGA芯片和DSP芯片的程序，所述ARM芯片连接到第二存储单元，该第二存储单元存储有ARM芯片的程序，所述方法包括通过串行数据接口执行以下步骤：向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的升级指令；从FPGA芯片接收针对所述升级指令的响应；向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的更新数据，其中，对FPGA芯片和DSP芯片的程序更新与对ARM芯片的程序更新是并行的。

【技术特征摘要】
1.一种对包括ARM芯片、DSP芯片和FPGA芯片的嵌入式系统进行程序更新的方法，其中，FPGA芯片分别与ARM芯片和DSP芯片相连，FPGA芯片和DSP芯片之一连接到第一存储单元，该第一存储单元存储有FPGA芯片和DSP芯片的程序，所述ARM芯片连接到第二存储单元，该第二存储单元存储有ARM芯片的程序，所述方法包括通过串行数据接口执行以下步骤：向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的升级指令；从FPGA芯片接收针对所述升级指令的响应；向FPGA芯片发送针对ARM芯片、DSP芯片和/或FPGA芯片的更新数据，其中，对FPGA芯片和DSP芯片的程序更新与对ARM芯片的程序更新是并行的。2.根据权利要求1所述的方法，其中，如果所述第一存储单元连接FPGA芯片，则所述方法包括：通过串行数据接口向FPGA芯片发送升级指令，并使得所述FPGA芯片将所述升级指令转发到ARM芯片；通过串行数据接口从FPGA芯片接收分别来自FPGA芯片和ARM芯片的针对所述升级指令的响应；通过串行数据接口向FPGA发送针对FPGA芯片、DSP芯片和ARM芯片中的至少一种芯片的更新数据，以及如果所述更新数据中包括针对FPGA芯片和/或DSP芯片的更新数据，则使FPGA芯片使用所接收到的针对FPGA芯片和/或DSP芯片的更新数据对第一存储单元中存储的程序进行更新，如果所述更新数据中包括针对ARM芯片的更新数据，则使FPGA芯片将针对ARM芯片的更新数据转发到ARM芯片，以便由ARM芯片使用所述针对ARM芯片的更新数据对第二存储单元中存储的程序进行更新。3.根据权利要求1所述的方法，其中，如果所述第一存储单元连接DSP芯片，则所述方法包括：通过串行数据接口向FPGA芯片发送升级指令，并使得所述FPGA芯片将所述升级指令转发到DSP芯片和ARM芯片；通过串行数据接口从FPGA芯片接收分别来自DSP芯片和...

【专利技术属性】
技术研发人员：阙兴涛，
申请(专利权)人：北京京东尚科信息技术有限公司，北京京东世纪贸易有限公司，
类型：发明
国别省市：北京,11