充电电路及电子装置制造方法及图纸

技术编号:15514764 阅读:189 留言:0更新日期:2017-06-04 06:28
一种充电电路,与充电器及电池相连,所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU;所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连,所述连接端口与所述充电器相连,所述VBUS电源线的一端与所述充电器相连,所述VBUS电源线的另一端与所述PMU相连,所述PMU及所述CPU与所述电池相连;当所述VBUS电源线与所述连接端口短接时,所述过压保护模块断开充电电路。本发明专利技术还提供一种电子装置。利用本发明专利技术能在插拔USB导致电源线及信号线短接时,避免烧毁CPU及PMU,而且能减小印制电路板的布局面积及降低成本。

【技术实现步骤摘要】
充电电路及电子装置
本专利技术涉及快速充电
,具体涉及一种充电电路及电子装置。
技术介绍
请参阅图1,目前的直流高压快充方案采用的是提高USB(UniversalSerialBus,通用串行总线)充电口电源线上的电压,保持所述USB充电口上的电流基本不变的方式实现的。随着电压的提升,由于拔插USB导致电子装置中的电源线及信号线短接,可能会烧毁CPU(CentralProcessingUnit,中央处理单元)及PMU(PowerManagementUnit,电源管理单元)的情况。请参阅图2,在信号线上串接过压保护芯片,虽然可以保护CPU及PMU,但是需要配置外部电阻,且需要外接电源,影响信号的完整性。而且串接过压保护芯片,也会增加印制电路板的布局面积及增加成本。
技术实现思路
鉴于以上内容,本专利技术有必要提供一种充电电路及电子装置,能在插拔USB导致电源线及信号线短接时,避免烧毁CPU(CentralProcessingUnit,中央处理单元)及PMU(PowerManagementUnit,电源管理单元),而且能减小印制电路板的布局面积及降低成本。一种充电电路,与充电器及电池相连,所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU;所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连,所述连接端口与所述充电器相连,所述VBUS电源线的一端与所述充电器相连,所述VBUS电源线的另一端与所述PMU相连,所述PMU及所述CPU与所述电池相连;当所述VBUS电源线与所述连接端口短接时,所述过压保护模块断开充电电路。根据本专利技术优选实施例,所述过压保护模块包括第一NMOS管及第二NMOS管;所述第一NMOS管的栅极连接所述VBUS电源线,所述第一NMOS管的漏极连接所述连接端口的第一数据引脚,所述第一NMOS管的源极连接所述CPU的D-数据引脚,所述第二NMOS管的栅极连接所述VBUS电源线,所述第二NMOS管的漏极连接所述连接端口的第二数据引脚,所述第二NMOS管的源极连接所述CPU的D+数据引脚。根据本专利技术优选实施例,当所述VBUS电源线与所述连接端口的第一数据引脚短接时,所述第一NMOS管的栅极与所述第一NMOS管的漏极短接,所述第一NMOS管关断以断开充电电路。根据本专利技术优选实施例,当所述VBUS电源线与所述连接端口的第二数据引脚短接时,所述第二NMOS管的栅极与所述第二NMOS管的漏极短接,所述第二NMOS管关断以断开充电电路。根据本专利技术优选实施例,所述充电电路还包括隔离模块,所述隔离模块包括第一电阻及第二电阻,所述第一电阻的一端连接在所述第二NMOS管的源极与所述CPU的D+数据引脚之间的一个节点上,所述第一电阻的另一端连接所述PMU的D+数据引脚,所述第二电阻的一端连接在所述第一NMOS管的源极与所述CPU的D-数据引脚之间的一个节点上,所述第二电阻的另一端连接所述PMU的D-数据引脚。一种电子装置,其包括所述充电电路,所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU;所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连,所述连接端口与所述充电器相连,所述VBUS电源线的一端与所述充电器相连,所述VBUS电源线的另一端与所述PMU相连,所述PMU及所述CPU与所述电池相连;当所述VBUS电源线与所述连接端口短接时,所述过压保护模块断开充电电路。相较于现有技术,本专利技术在VBUS电源线与连接端口短接时,过压保护模块断开充电电路。因此,本专利技术能在插拔USB导致电源线及信号线短接时,避免烧毁CPU及PMU,而且能减小印制电路板的布局面积及降低成本。附图说明图1是现有技术的充电电路的电路示意图。图2是现有技术的另一充电电路的电路示意图。图3是本专利技术较佳实施例的充电电路的示意图。图4是本专利技术另一较佳实施例的充电电路的示意图。主要元件符号说明具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚,下面结合附图和具体实施例对本专利技术进行详细描述。显然,所描述的实施例仅仅是本专利技术的一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本专利技术保护的范围。如图3所示,图3是本专利技术较佳实施例的充电电路的示意图。所述充电电路1包括过压保护模块31、连接端口40、VBUS电源线20、CPU(CentralProcessingUnit,中央处理单元)10、PMU(PowerManagementUnit,电源管理单元)11。所述充电电路1与充电器5及电池60相连。所述CPU是电子装置的运算核心(Core)和控制核心(ControlUnit)。所述CPU可执行所述电子装置中安装的各类应用程序、程序代码等。所述PMU是将若干类电源管理器件整合在一起,可以实现更高的电源转换效率、更低功耗,及更少的组件数。在本专利技术的至少一个实施例中,所述VBUS电源线20包括第一端V1及第二端V2。所述第一端V1与所述充电器5相连,所述第二端V2与所述PMU11相连。所述PMU11及所述CPU10与所述电池60相连。当所述充电电路1通过所述连接端口40及所述VBUS电源线20的所述第一端V1连接至所述充电器5,所述充电器5对所述电池60进行充电时,所述充电电路1对所述CPU10及所述PMU11进行保护。在本专利技术的至少一个实施例中,所述过压保护模块31连接所述VBUS电源线20,所述过压保护模块31还与连接端口40、所述CPU10及所述PMU11连接。当所述VBUS电源线20与所述连接端口40短接时,所述过压保护模块31断开所述充电电路1。在本专利技术的至少一个实施例中,所述过压保护模块31包括第一NMOS(Negativechannel-Metal-Oxide-Semiconductor,N型金属氧化物半导体)管Q1及第二NMOS管Q2,所述第一NMOS管Q1的栅极连接所述VBUS电源线20,所述第一NMOS管Q1的漏极连接所述连接端口40的第一数据引脚USB_D-,所述第一NMOS管Q1的源极连接所述CPU的D-数据引脚CPU_USB_D-,所述第二NMOS管Q2的栅极连接所述VBUS电源线20,所述第二NMOS管Q2的漏极连接所述连接端口40的第二数据引脚USB_D+,所述第二NMOS管Q2的源极连接所述CPU的D+数据引脚CPU_USB_D+。在本较佳实施例中,当所述充电电路1处于稳定充电状态时,所述VBUS电源线20的电压高于所述第一NMOS管Q1的栅极电压及所述第二NMOS管Q2的栅极电压,所述第一NMOS管Q1及所述第二NMOS管Q2处于完全导通状态,导通阻抗小,对信号完整性影响不大。所述导通阻抗是指MOS(MetalOxideSemiconductor,金属氧化物半导体)管导通时的电阻。所述信号完整性是指信号在传输路径上的质量。传输路径可以是普通的金属线,可以是光学器件,也可以是其他媒质。当所述VBUS电源线20与所述连接端口40的第一数据引脚USB_D-短接时,即所述第一NMOS管Q1的栅极与所述第一NMOS管Q1的漏极短本文档来自技高网...
充电电路及电子装置

【技术保护点】
一种充电电路,与充电器及电池相连,其特征在于,所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU;所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连,所述连接端口与所述充电器相连,所述VBUS电源线的一端与所述充电器相连,所述VBUS电源线的另一端与所述PMU相连,所述PMU及所述CPU与所述电池相连;当所述VBUS电源线与所述连接端口短接时,所述过压保护模块断开充电电路。

【技术特征摘要】
1.一种充电电路,与充电器及电池相连,其特征在于,所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU;所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连,所述连接端口与所述充电器相连,所述VBUS电源线的一端与所述充电器相连,所述VBUS电源线的另一端与所述PMU相连,所述PMU及所述CPU与所述电池相连;当所述VBUS电源线与所述连接端口短接时,所述过压保护模块断开充电电路。2.如权利要求1所述的充电电路,其特征在于,所述过压保护模块包括第一NMOS管及第二NMOS管;所述第一NMOS管的栅极连接所述VBUS电源线,所述第一NMOS管的漏极连接所述连接端口的第一数据引脚,所述第一NMOS管的源极连接所述CPU的D-数据引脚,所述第二NMOS管的栅极连接所述VBUS电源线,所述第二NMOS管的漏极连接所述连接端口的第二数据引脚,所述第二NMOS管的源极连接所述CPU的D+数据引脚。...

【专利技术属性】
技术研发人员:涂瑞高思
申请(专利权)人:宇龙计算机通信科技深圳有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1