一种提升系统互连接受端SI性能的方法技术方案

本发明专利技术公开一种提升系统互连接受端SI性能的方法，涉及PCB板高速互连设计领域，在PCB板高速走线互连设计中，参考整互连路径上的不连续点阻抗值,去调整PCB板上传输链路trace阻抗值，以此匹配传输路径上因connector与PCB板结合处，差分换层过孔及芯片package部位引起的阻抗突变点，更好地平衡整传输链路上的阻抗幅值变化。本发明专利技术能够提升整传输路径上的阻抗一致性，降低信号来回反射的概率，可有效提升信号在芯片接收端的传输质量。

Method for enhancing performance of mutual connection end SI of hoisting system

The invention discloses a mutual connection method by the end of SI to enhance the performance of the system, involving the PCB board high-speed interconnect design, PCB board in high speed wire interconnect design, reference discontinuous points on the path of the whole interconnect impedance value, to adjust the PCB transmission link plate trace impedance matching, the transmission path for connector and PCB in combination, differential impedance change layer vias and package chip position caused by point mutations, a better balance of the impedance change of the whole transmission link. The invention can enhance the impedance consistency of the whole transmission path, reduce the probability of signal reflection and return, and effectively improve the transmission quality of the signal at the chip receiving end.

【技术实现步骤摘要】
一种提升系统互连接受端SI性能的方法
本专利技术涉及PCB板高速互连设计领域，具体的说是一种提升系统互连接受端SI性能的方法。
技术介绍
服务器产品设计时，高速信号系统互连PCB设计，通常是遵循业界各总线工业规范定义的特征阻抗值进行线路设计及PCB加工制造。因此，系统互连设计开发时，PCB板上互连trace链路，connector，Cable及发送和接受端芯片部件内阻都遵循相同的目标阻抗值进行设计。从信号完整性（SignalIntegrity，SI）角度理论分析来看，由于PCB板传输线路，connector及信号发送和接受芯片三部分特征阻抗值一致，其整链路传输阻抗一致性较好，信号发送前端，中途传输路径和信号接受端三环节不会存在阻抗突变点，避免造成传输路径上信号来回反射，影响信号传输质量。参考上述方式进行PCB板trace阻抗设计，发现系统各部件互连搭建后进行SI信号测试时，接受端信号眼图质量并非像理论分析的一样。通过对系统链路进行无源阻抗测试，发现整路径上存在一些阻抗偏低的不连续点。这样不连续点，主要是由connector与PCB板结合处，差分换层过孔和芯片package封装等部位引起。因而，造成信号在整互连路径上存在反射现象，引起信号质量的降低。
技术实现思路
本专利技术针对目前技术发展的需求和不足之处，提供一种提升系统互连接受端SI性能的方法。本专利技术所述一种提升系统互连接受端SI性能的方法，解决上述技术问题采用的技术方案如下：所述一种提升系统互连接受端SI性能的方法，在PCB板高速走线互连设计中，参考整互连路径上的不连续点阻抗值,去调整PCB板上传输链路trace阻抗值，以此匹配传输路径上因connector与PCB板结合处，差分换层过孔及芯片package部位引起的阻抗突变点，更好地平衡整传输链路上的阻抗幅值变化。优选的，所述提升系统互连接受端SI性能的方法，通过适当降低PCB板上传输线阻抗值，即将PCB板trace阻抗设计目标值比工业规范阻抗值偏低些。优选的，将PCBtrace阻抗由100ohm调整到85ohm阻抗值去平衡各不连续点的阻抗值，以此整路径上的各不连续点处的阻抗突变幅度将大幅变缓。本专利技术所述一种提升系统互连接受端SI性能的方法与现有技术相比具有的有益效果是：本专利技术通过将PCBTrace设计阻抗由原来的参考工业规范值作偏低优化处理，以此平衡系统互连路径上因connector与PCB结合处，差分换层过孔，芯片package封装等部位引起阻抗不连续点幅值高低变化，提升整传输路径上的阻抗一致性，降低信号来回反射的概率，可有效提升信号在芯片接收端的传输质量，进而提高产品的性能。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本专利技术所述一种提升系统互连接受端SI性能的方法进一步详细说明。实施例：系统互连中，PCB传输链路Trace，Connector与Cable部件及信号发送和接受端芯片内阻都是遵循SAS3.0工业规范定义阻抗值100ohm进行设计的。整系统互连路径上存在多个阻抗突变点,这些不连续点主要是由connector与PCB结合处，差分换层过孔，芯片package封装等部位引起。本实施例所述提升系统互连接受端SI性能的方法，在PCB板高速走线互连设计中，参考整互连路径上的不连续点阻抗值,去调整PCB板上传输链路trace阻抗值，以此匹配传输路径上因connector与PCB板结合处，差分换层过孔及芯片package部位引起的阻抗突变点，更好地平衡整传输链路上的阻抗幅值变化。这样，可降低整互连路径上的阻抗突变点次数，以此降低信号来回反射的概率，提升信号的传输品质。所述提升系统互连接受端SI性能的方法，通过调整PCB板上传输链路trace阻抗值，适当降低PCB板上传输线阻抗值，即将PCB板trace阻抗设计目标值比工业规范阻抗值偏低些。本实施例所述提升系统互连接受端SI性能的方法，将PCB板trace阻抗设计目标值比工业规范阻抗值偏低些，将PCB板上的Trace阻抗值由原来的工业指标100ohm阻抗值偏低调整，将PCBtrace阻抗由100ohm调整到85ohm阻抗值去平衡各不连续点的阻抗值，以此整路径上的各不连续点处的阻抗突变幅度将大幅变缓，有效降低了信号的反射强度，提升了信号传输质量。例如，在SAS3.0互连系统进行MB和BP阻抗是100ohm或85ohm的信号仿真模拟，通过对两种阻抗下的芯片接收端SAS眼高和眼宽质量对比可知，当MB和BP阻抗都是85ohm时的眼图质量比MB和BP阻抗都是100ohm时偏高较多，其信号在芯片接收端的眼高和眼宽质量有明显的改善，可有效提升信号在芯片接收端的传输质量，提高系统长期运行下的稳定性及兼容性。上述具体实施方式仅是本专利技术的具体个案，本专利技术的专利保护范围包括但不限于上述具体实施方式，任何符合本专利技术的权利要求书的且任何所属
的普通技术人员对其所做的适当变化或替换，皆应落入本专利技术的专利保护范围。本文档来自技高网...

【技术保护点】
一种提升系统互连接受端SI性能的方法，其特征在于, 在PCB板高速走线互连设计中，参考整互连路径上的不连续点阻抗值,去调整PCB板上传输链路trace阻抗值，以此匹配传输路径上因connector与PCB板结合处，差分换层过孔及芯片package部位引起的阻抗突变点，更好地平衡整传输链路上的阻抗幅值变化。

【技术特征摘要】
1.一种提升系统互连接受端SI性能的方法，其特征在于,在PCB板高速走线互连设计中，参考整互连路径上的不连续点阻抗值,去调整PCB板上传输链路trace阻抗值，以此匹配传输路径上因connector与PCB板结合处，差分换层过孔及芯片package部位引起的阻抗突变点，更好地平衡整传输链路上的阻抗幅值变化。2.根据...

【专利技术属性】
技术研发人员：武宁，李永翠，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41