存储电路制造技术

本发明专利技术涉及存储电路。根据实施例描述一种存储电路，其具有用于提供待存储的值的输入级、用于存储待存储的值的存储级、用于输出由存储电路存储的值的输出级以及控制电路，其中该控制电路被设立用于从该输出级接收表明该输出级的加载状态的信号，并且如果该输出级的加载状态与预先给定的预加载状态相同，则向该存储级输出激活信号，并且其中该存储级被设立用于响应于该激活信号而存储由该输入级提供的待存储的值。

Memory circuit

The invention relates to a memory circuit. According to embodiments describe a storage circuit, it has to be used to provide the value stored in the input stage, for the storage, storage to storage for the output from the output stage and the control circuit storage circuit stores a value, wherein the control circuit is set up for the output stage to receive signals from the output stage the loaded state, and if the output level of the loading status and pre loaded condition given in advance, to the memory level output activation signal, and wherein the storage level is set up for the response to the activation signal and stored by the input stage to provide stored value.

【技术实现步骤摘要】
存储电路
实施例一般涉及一种存储器。
技术介绍
为了保障安全相关电路以防止差分电磁分析(DEMA)，存在如下可能性，即构造以及控制此电路，使得使确定的线路节点定期地达到预加载状态(例如在每次加载之间达到新的值)。有效地、例如仅以处理速度的小的提高支持这样的功能的电路是值得想望的。
技术实现思路
根据一种实施方式，描述一种存储电路，该存储电路具有用于提供待存储的值的输入级、用于存储待存储的值的存储级、用于输出由存储电路存储的值的输出级以及控制电路，其中该控制电路被设立用于接收输出级的信号，该信号表明输出级的加载状态，并且如果该输出级的加载状态与预先给定的预加载状态相同，向该存储级输出激活信号，并且其中该存储级被设立用于响应于该激活信号而存储由输入级提供的待存储的值。附图说明图并不再现实际的尺寸关系，而是应用于说明不同实施例的原理。在下文中参考以下的图来描述不同实施例。图1示出根据一个实施例的存储电路。图2示出根据一个实施例的存储电路。图3示出根据一个实施例的信号图。图4示出根据一个实施例的存储电路。图5示出根据一个实施例的存储电路。图6示出根据一个实施例的信号图。图7示出根据一个实施例的输入级和主触发器。图8示出根据一个实施例的从触发器和输出级。图9示出根据一个实施例的控制单元。图10示出根据一个实施例的信号图。图11示出根据一个实施例的对称或非门。具体实施方式以下的详细的描述涉及附图、细节和示出的实施例。这些实施例被详细地描述，使得本领域技术人员能够实施本专利技术。其他实施方式也是可能的，并且实施例可以在结构、逻辑和电气方面进行改变，而不偏离本专利技术的主题。不同实施例并不必然相互排斥，而是可以将不同的实施方式互相组合，从而形成新的实施方式。差分电磁分析(英语DifferentialElectro-MagneticAnalysis，DEMA，或者也可以是差分功率分析(DifferentialPowerAnalysis)，DPA)是用于攻击集成电路(ICs，英语IntegratedCircuits)(以及用于集成电路的灵敏度的评价)的最重要的方法之一，其中所述集成电路用于相对于对“秘密”信息、如密码或密钥的有针对性的攻击的安全应用：对于给定的程序或者给定的算法，利用统计方法来分析所测量的IC的电磁场或者辐射分布，其中对于多个程序实施，要保护的信息可从系统数据变化的相关生以及各个辐射分布推断出。使DEMA攻击至少显著地变得困难的可能性在于，在IC的子系统之间尽可能仅加密地交换或者传输数据。为此因为可证明而最佳的安全的加密系统是所谓的一次性密码本掩蔽：作为位，编码明文d＝(d1，d2，...)根据c＝e(d，m)＝(m1利用由真实的随机序列100110001011…获得的掩码来掩蔽，即密文c＝e(d，m)的位cj从掩码m和明文d的对应的位的异或运算得到。由于并且，适用，为了重建明文d，c的解掩蔽根据相同的逐位的异或运算进行。对于一次性密码本密码系统重要的是，每个密钥序列仅各一次性地被用于掩蔽和解掩蔽，因为否则不能利用统计方法确定关于明文的信息。通常，开关网络和线路以微电子方式来实施，使得例如由正好一个电气节点在寄存器输出端处物理地显示存储在寄存器内的状态的每一位。对于因此所谓的“单轨”(single-rail)电路技术，同样的内容也适用于寄存器之间的组合开关网络之内的所有节点以及适用于其输入端：即正好一个电气节点对应于(中间)状态位的逻辑值或其补码。不同于正好由开关网络或开关线路的正好一个电气节点物理地显示数据或者信号路径之内的每一位的常规的“单轨”逻辑相反，在利用双轨逻辑实现时，每一位通过两个节点k和kq来显示，其中当k对应于该位的真正的逻辑值b并且kq对应于取反值bn＝not(b)时，该位具有有效的逻辑值。双轨逻辑中的电路相对于DEMA的所期望的抵抗可通过以下方式来实现，即所谓的预加载状态(英语Precharge)被插入在有效逻辑值为(b，bn)＝(1，0)或(0，1)的每两个状态之间，其中对于该预加载状态，k以及kq都被加载到相同的电位，也即采用逻辑上无效的值(1，1)或(0，0)。对于预加载状态(1，1)，状态序列例如可以看起来如下(其中，“-＞”象征状态转换)：(1，1)-＞(0，1)-＞(1，1)-＞(1，0)-＞(1，1)-＞(1，0)-＞(1，1)-＞(0，1)-＞...，对于每个任意的这样的状态序列适用，与考虑中的状态位的逻辑上有效的值b无关，在每次转换(1，1)-＞(b，bn)时正好一个节点从1向0被重新加载，并且对于所有(b，bn)-＞(1，1)正好一个节点从0向1被重新加载。类似的内容适用于预加载状态为(0，0)的状态序列。但是由此得出，如果仅关心节点k和kq在其具有相同的驱动器和接收机电路以及相同的电容的意义上对称地实现，与这些状态序列相应的辐射分布与逻辑上有效的值的序列(b，bn)无关。因此，这样实现的数据路径的辐射分布不依赖于待处理的数据的时间变化：其是有DEMA抵抗力的。单轨电路技术中的“掩蔽计算”具有明显提高的电路花费并且因此更高的面积利用()以及更高的能量消耗。根据一个实施例，提出一种时钟边沿控制的寄存器标准单元，其具有对安全IC(IC＝集成电路(IntegratedCircuit))的差分电磁分析(DEMA)的抵抗，所述安全IC用于具有高自动化程度的用于IC实现的半定制设计方法。而全定制实现具有设计方法的更低的自动化程度(即用于电路架构、原理图输入、布局、功能验证、系统集成和测试的高花费)以及作为半定制实现的安全关键部分电路的更容易的可识别性。在下文中更详细地阐述根据一个实施例的存储电路。图1示出根据一个实施例的存储电路100。存储电路100具有用于提供待存储的值的输入级101、用于存储待存储的值的存储级102、以及用于输出由存储电路100存储的值的输出级103。存储电路100此外具有控制电路104，该控制电路被设立用于从输出级103接收表明输出级103的加载状态的信号(例如加载状态信号)105，并且如果输出级103的加载状态与预先给定的预加载状态相同，向存储级102输出激活信号106，其中该存储级102被设立用于响应于激活信号106而存储由输入级101提供的待存储的值。换句话说，根据一个实施例，响应于存储电路的输出级达到预加载状态，引起新的待存储的值到电路中的读入。为此，例如输出级的至少一个输出信号被反馈用于控制存储级。根据一个实施例，存储电路与半定制设计方法兼容，并且例如允许存储电路的输出信号(例如下面的实例中的Q和QN)的时间特性的表征。该信号(其表明输出级的加载状态)例如是存储电路的输出数据信号。控制电路例如具有生成电路，其被设立用于根据该信号来生成激活信号。控制电路例如具有延迟元件，该延迟元件被设立用于延迟向存储级输出该激活信号。该延迟元件例如被确定尺寸，使得输出级在预先给定的持续时间内采用预加载状态。该输出级例如具有用于输出存储电路的第一输出信号(例如输出数据信号)的第一输出端，以及用于输出存储电路的相对于第一输出信号反相的第二输出信号(例如输出数据信号)的第二输出端。当由第一输出端输出的信号和由第二输出端输出的信号与预先给定的值相同时，该输出级的加载状态本文档来自技高网...

【技术保护点】
一种存储电路，具有：用于提供待存储的值的输入级；用于存储待存储的值的存储级；用于输出由存储电路存储的值的输出级；控制电路，该控制电路被设立用于从输出级接收表明该输出级的加载状态的信号，并且如果该输出级的加载状态与预先给定的预加载状态相同，则向存储级输出激活信号，其中该存储级被设立用于响应于该激活信号而存储由输入级提供的待存储的值，其中该输出级具有用于输出该存储电路的第一输出信号的第一输出端以及用于输出该存储电路的相对于该第一输出信号反相的第二输出信号的第二输出端，并且其中该控制电路被设立用于当由第一输出端输出的信号和由第二输出端输出的信号相同时向该存储电路输出该激活信号。

【技术特征摘要】
2012.11.26 DE 102012111414.51.一种存储电路，具有：用于提供待存储的值的输入级；用于存储待存储的值的存储级；用于输出由存储电路存储的值的输出级；控制电路，该控制电路被设立用于从输出级接收表明该输出级的加载状态的信号，并且如果该输出级的加载状态与预先给定的预加载状态相同，则向存储级输出激活信号，其中该存储级被设立用于响应于该激活信号而存储由输入级提供的待存储的值，其中该输出级具有用于输出该存储电路的第一输出信号的第一输出端以及用于输出该存储电路的相对于该第一输出信号反相的第二输出信号的第二输出端，并且其中该控制电路被设立用于当由第一输出端输出的信号和由第二输出端输出的信号相同时向该存储电路输出该激活信号。2.如权利要求1所述的存储电路，其中该信号是该存储电路的输出数据信号。3.如权利要求1或2所述的存储电路，其中该控制电路具有被设立用于根据该信号生成该激活信号的生成电路。4.如权利要求1或2...

【专利技术属性】
技术研发人员：T·屈内蒙德，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE