A method and apparatus for an intermediate layer with a barrier for use in a package core are disclosed. A mediation layer may include a metal layer located above the substrate. A plurality of blocking pieces may be formed over the metal layer around each corner of the metal layer. Blocks can be formed on two surfaces of the mediation substrate. A blocking member surrounds a region where a connector such as a solder ball may be provided for connection with other packages. A non conductive barrier can be formed over the block. The underfill can be formed below the package connected to the connector, above the metal layer, and contained within the area surrounding the corner block so that the connector is well protected by the underfill. Such blocks can also be further formed on a printed circuit board.
【技术实现步骤摘要】
用于具有中介层的封装件的方法和装置
本专利技术涉及用于具有中介层的封装件的方法和装置。
技术介绍
自从专利技术了集成电路(IC)以来,由于各种电子部件(即,晶体管、二极管、电阻器、电容器等)的集成密度的不断提高,半导体产业经历了快速的发展。在大多数情况下,集成密度的这种提高是由于最小部件尺寸的不断缩小,这使得更多的部件被集成到给定的区域中。这些更小的电子部件还需要比过去的封装件利用更少面积的更小封装件。用于半导体器件的一些更小类型的封装件包括方形扁平封装(QFP)、引脚网格阵列(PGA)、球栅阵列(BGA)、倒装芯片(FC)、三维集成电路(3DIC)、晶圆级封装(WLP)以及堆叠式封装(PoP)器件。可以通过在相互的顶部上方堆叠两个IC管芯来形成3DIC以得到更小尺寸的封装件。一种类型的3DIC是堆叠式封装(PoP)结构,其中连接至各自衬底的多个管芯可以在相互的顶部上堆叠。将第一管芯电连接至第一衬底以形成第一电路。第一电路包括用于连接至第二电路的第一连接点。第二电路包括第二管芯和第二衬底,在第二衬底的每一面上都具有连接点。在第二电路上方堆叠并且电连接第一电路以形成PoP结构。然后可以使用电连接将PoP结构电连接至PCB或类似器件。使用硅中介衬底(有源或无源)来形成另一种类型的3DIC以提供更精细的管芯至管芯互连,从而提高了性能并且降低了功耗。在这些情况下,电源线和信号线可以经由中介层中的通孔(TV)穿过中介层。例如,一个管芯接合在另一管芯上方,其中使用位于中介层上的接触焊盘将下部管芯连接至中介层。然后可以使用电连接将接触焊盘电连接至印刷电路板(PCB)或类 ...
【技术保护点】
一种集成电路器件,包括:衬底,具有第一表面和第二表面;第一金属层,位于所述衬底的第一表面的上方;第一接触焊盘,位于所述第一金属层的上方;第一阻拦件,位于所述第一金属层上方,其中所述第一阻拦件围绕所述第一金属层的第一角部周围的第一区域,并且所述第一接触焊盘位于所述第一区域内;第二金属层,位于所述衬底的第二表面上方;第二接触焊盘,位于所述第二金属层上方;以及第二阻拦件,位于所述第二金属层上方,其中所述第二阻拦件围绕所述第二金属层的第二角部周围的第二区域,并且所述第二接触焊盘位于所述第二区域内。
【技术特征摘要】
2012.12.13 US 13/713,0341.一种集成电路器件,包括:衬底,具有第一表面和第二表面;第一金属层,位于所述衬底的第一表面的上方;第一接触焊盘,位于所述第一金属层的上方;第一阻拦件,位于所述第一金属层上方,其中所述第一阻拦件围绕所述第一金属层的第一角部周围的第一区域,并且所述第一接触焊盘位于所述第一区域内;第二金属层,位于所述衬底的第二表面上方;第二接触焊盘,位于所述第二金属层上方;以及第二阻拦件,位于所述第二金属层上方,其中所述第二阻拦件围绕所述第二金属层的第二角部周围的第二区域,并且所述第二接触焊盘位于所述第二区域内。2.根据权利要求1所述的集成电路器件,进一步包括:第三接触焊盘,位于所述第一金属层上方;以及第三阻拦件,位于所述第一金属层上方,其中所述第三阻拦件围绕所述第一金属层的第三角部周围的第三区域,并且所述第三接触焊盘位于所述第三区域内。3.根据权利要求1所述的集成电路器件,进一步包括:位于所述第一金属层上方围绕所述第一金属层的中心周围的区域的第四阻拦件。4.根据权利要求1所述的集成电路器件,其中,所述第一阻拦件包括围绕所述第一角部周围的第一区域的多个不连续的金属部分。5.根据权利要求1所述的集成电路器件,其中,所述第一阻拦件包括选自由铝、铜、钛、镍和它们的组合所组成的组中的导电材料。6.根据权利要求1所述的集成电路器件,其中,所述第一阻拦件具有高度介于连接件的直径尺寸至连接件的直径尺寸的1/10的范围内的矩形。7.根据权利要求1所述的集成电路器件,其中,所述第一阻拦件的主体具有不变的厚度。8.根据权利要求1所述的集成电路器件,其中,所述第一阻拦件包括导电材料的第一层和非导电材料的第二层,所述非导电材料选自由苯并三唑(BT)、改性硅树脂、甲酚醛环氧树脂(ECN)、改性BT、聚醚砜(PES)聚碳酸酯、聚砜和它们的组合所组成的组。9.根据权利要求1所述的集成电路器件,进一步包括:连接件,位于所述第一接触焊盘的上方;封装件,连接至所述连接件,其中所述封装件包括衬底和连接至所述衬底的管芯;以及底部填充物,位于所述封装件下方、所述第一金属层上方,覆盖所述连接件并且包含在所述第一阻拦件所围绕的第一区域内。10.根据权利要求3所述的集成电路器件,进一步包括:印刷电路板(PCB),其中所述印刷电路板包括位于所述印刷电路板上方围绕所述印刷电路板的角部周围的第四区域的第五阻拦件;连接件,位于所述第二接触焊盘上方,所述连接件将所述衬底连接至所述印刷电路板;以及...
【专利技术属性】
技术研发人员:吴凯强,陈宪伟,陈玉芬,林俊宏,刘明凯,吕俊麟,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。