级联电路制造技术

一种级联电路结构具有安装在衬底(例如，陶瓷衬底)上的低压MOSFET和耗尽型功率器件，该级联电路结构于是可以设于半导体封装中。这使得能够降低电感，且如果需要则能够使用三端子封装。

Cascade circuit

A cascade circuit structure having a low voltage MOSFET and a depletion type power device mounted on a substrate (e.g., a ceramic substrate) that can be arranged in a semiconductor package. This makes it possible to reduce inductance and, if necessary, use a three terminal package.

【技术实现步骤摘要】
级联电路
本专利技术涉及级联半导体器件。具体地，本专利技术涉及耗尽型晶体管，例如，高电子迁移率晶体管或结型栅场效应晶体管。示例是氮化镓(GaN)晶体管(例如，GaN高电子迁移率晶体管(HEMT))或碳化硅(SiC)场效应晶体管。
技术介绍
本专利技术尤其关注于GaN功率晶体管。由于在GaN晶片的生长期间产生的内建异质结的存在，基础GaN功率半导体是耗尽型(常通型)器件。这在材料中产生薄的高导电性区域，称为二维电子气(“2DEG”)，有效地限定了晶体管沟道。为了制作常断型GaN器件，需要对2DEG进行干扰以便阻止其导通的手段。尝试在功率半导体的叠层中引入附加层，以便使器件常断(从而可以与MOSFET互换)，但是这种尝试伴随着器件性能代价，例如比常通型器件差的导通电阻。因此，将高压GaN开关与传统低压硅MOSFET级联是结合硅和GaN功率器件优点的可行选择。级联开关的优点在于可以使用现有的标准栅极驱动器，因为器件驱动特性主要由硅MOSFET确定。因此，这种器件可以用于直接代替硅MOSFET或IGBT。图1示出按级联配置将常通型氮化镓晶体管(MGaN)和常断型硅MOSFET晶体管(MSi)本文档来自技高网...

【技术保护点】
一种级联晶体管电路，包括：第一耗尽型晶体管(40)，其漏极(50)用于连接到高电源线；第二硅MOSFET(42)，其漏极连接到第一晶体管(40)的源极，其源极用于连接到低电源线；衬底(43)，第一耗尽型晶体管(40)和第二硅MOSFET(42)安装在该衬底(43)上，衬底(43)具有提供第一耗尽型晶体管的源极与第二硅MOSFET的漏极之间的连接的导电轨道(44)；其中第一耗尽型晶体管(40)包括高电子迁移率晶体管或结型栅场效应晶体管。

【技术特征摘要】
2012.12.17 EP 12197535.31.一种级联晶体管电路，包括：第一耗尽型晶体管(40)，其漏极(50)用于连接到高电源线；第二硅MOSFET(42)，其漏极连接到第一晶体管(40)的源极，其源极用于连接到低电源线；衬底(43)，第一耗尽型晶体管(40)和第二硅MOSFET(42)安装在该衬底(43)上，衬底(43)具有提供第一耗尽型晶体管的源极与第二硅MOSFET的漏极之间的连接的导电轨道(44)；其中第一耗尽型晶体管(40)包括高电子迁移率晶体管或结型栅场效应晶体管。2.根据权利要求1所述的级联晶体管电路，形成为封装器件，具有从第一耗尽型晶体管漏极(50)到第一封装端子的第一连接、从第二硅MOSFET栅极(56)到第二封装端子的第二连接以及从第二硅MOSFET源极(52)到第三封装端子的第三连接，其中封装端子之一包括管芯附接焊盘端子。3.根据权利要求2所述的级联晶体管电路，其中第二硅MOSFET源极(52)连接到管芯附接焊盘端子。4.根据权利要求2或3所述的级联晶体管电路，包括三端子封装。5.根据权利要求1...

【专利技术属性】
技术研发人员：菲利普·鲁特尔，简·雄斯基，马塞厄斯·罗斯，
申请(专利权)人：耐智亚有限公司，
类型：发明
国别省市：荷兰,NL