级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法技术

本发明专利技术提供了一种级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法，步骤为：1，SVG采用FPGA控制器中的晶振产生信号，该信号通过DLL倍频产生频率fc；2，电网实时频率fs通过锁相环生成三角载波计数器M，三角载波计数器从0开始增1，计数至M，达到三角载波顶点，然后减1，计数至0，如此反复循环，形成三角载波；3，SVG的电流互感器提取电网侧电流信号，根据电流环参考，经过控制环节，得到调制波；4，SVG中n级幅值和频率都相同的三角载波在横轴上下连续层叠，n级三角载波与调制波通过比较器进行比较，得到n级PWM脉冲信号；5，n级PWM脉冲信号对应驱动n级H桥开关动作，使SVG输出完整波形，实现滤除高次谐波的目的。

Carrier level cascaded modulation method capable of filtering high harmonics in cascaded H bridge topology

The invention provides a cascaded H bridge topology can filter out high level carrier cascading modulation method, which comprises the following steps: 1, the SVG FPGA controller is used in crystal oscillator signal, the signal generated by frequency doubling frequency fc DLL; 2, the real-time frequency FS by PLL generates three carrier angular counter M, triangular carrier counter 1 began to increase from 0 to M, counting, reach triangle vertex, and then subtract 1, count to 0, so repeatedly, forming a triangular carrier; 3, current transformer SVG extraction grid side current signal, according to the current loop reference, after control, get the modulation wave; 4, triangular carrier SVG n level of amplitude and frequency are the same under continuous stack on the horizontal axis, n triangle wave and compare the modulation wave through the comparator, n PWM pulse signal; 5, n PWM n H the corresponding driving pulse signal The bridge switch makes the SVG output the complete waveform and realizes the purpose of filtering the higher harmonics.

【技术实现步骤摘要】
级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法
本专利技术涉及电气
，具体地，涉及一种级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法。
技术介绍
级联H桥是目前高压电力电子设备(如静止同步补偿器STATCOM、大规模储能)的主流拓扑结构，它以H桥为一个单元(如图1)。静止同步补偿器STATCOM可以发出任意指定的电流，改善电网电能质量、支撑电压、抑制电压闪变控制潮流。多个级联的H桥可承受高压，设备无需变压器可直挂在高压电网中(如图2)。目前它常用的调制方式为载波移相调制。理论上，STATCOM补偿谐波的能力，只取决于它的开关频率。H桥采用高频IGBT开关器件，开关频率可以做到几十kHZ，完全可以做到跟踪和补偿频率在1kHZ内的50次谐波，但实际上，目前的STATCOM只能补偿到3、5次左右的谐波，对于5次以上的谐波，无法达到良好的补偿效果，与理论补偿能力相差甚远。这极大地限制了STATCOM的实际应用范围。当前STATCOM无法补偿高次谐波的原因分析：假设H桥级联个数为n，每个H桥的载波依次移相360度/n，与正弦调制波相切，得到PWM波，载波移相调制如图4。相应的PWM波如图5。因为PWM延时为载波周期的一半，假设载波频率为F，则调制延迟为1/2F，即纯延迟时间τ0＝1/2F，延迟环节在我国，10kVSTATCOM常用12级H桥级联，假设等效开关频率21.6kHZ，使用载波移相调制，则每一级H桥的开关频率为21.6k/12＝1.8kHZ，则此延迟环节的时间常数τ0＝1/(2×1.8k)＝1(3.6k)。在双环控制中的影响如图6。Vref是H桥的BUS电容电压参考值，Iref是需补偿的谐波或无功电流参考值，控制方法采用电压环与电流环双环控制，Gif(s)与Gvf(s)是电流环与电压环的被控对象，Gi(s)与Gv(s)是电流环与电压环的校正环节。G(s)为调制导致的纯延时环节。因为不论任何调制方式，调制导致的纯延时都是PWM载波周期的一半。所以在电力电子的实际应用中，电流环控制带宽一般设计为PWM开关频率的十分之一左右，调制延时可以忽略，控制环才能达到较理想的跟踪给定参考的效果。假设等效开关频率21.6k，电流环设计带宽为21.6k/10＝2160Hz，电网基波频率50HZ，即理论上，设备可以跟踪和补偿2160/50＝43次以内的谐波。但是因为H桥级联使用的是载波移相的调制方式，那么调制延时就不是1/(2×21.6k)，而是τ0＝1/(2×1.8k)，也就是说：PWM调制延迟时间远大于PWM等效开关时间。所以如要达到稳定准确跟踪电流参考给定的要求，电流环的控制带宽最多只能设计到1.8k/10＝180Hz左右，而非21.6k/10＝2160Hz。即采用载波移相的调制方式，STATCOM最多只能补偿3、5次以内的谐波。实际情况也正是如此，目前使用载波移相调制方式的STATCOM只能对5次以内的低次谐波进行有效跟踪和补偿，主要用于补偿无功和发出无功调整电压的功能为主。传统的SVG(静止无功发生器)主要具备无功补偿的功能，采用载波移相可以胜任无功补偿的需求，对于滤波，高压一般采用SVC滤除低次谐波的方式来解决，对于滤除高次谐波尚无好的解决办法。
技术实现思路
针对现有技术中的缺陷，本专利技术的目的是提供一种级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法，能做到对21次以内谐波进行有效跟踪和补偿。为实现上述的目的，本专利技术采用了以下技术方案：本专利技术所述的级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法，包括如下步骤：步骤1，SVG采用FPGA控制器，FPGA控制器中的晶振产生一信号，此晶振信号通过DLL(内部锁相环)倍频产生一频率fc。步骤2，电网实时频率fs通过锁相环，生成三角载波计数器M＝fc/(fs*216)，三角载波计数器从0开始增1，计数至M，达到三角载波顶点，然后减1，计数至0，如此反复循环，形成三角载波。步骤3，SVG的电流互感器CT，提取电网侧电流信号is，根据电流环参考，经过控制环节，得到调制波。步骤4，SVG中n级幅值和频率都相同的三角载波在横轴上下连续层叠，n级三角载波与调制波通过比较器进行比较，得到n级PWM脉冲信号。步骤5，n级PWM脉冲信号对应驱动n级H桥开关动作，使SVG输出完整波形。与现有技术相比，本专利技术具有如下的有益效果：本专利技术针对使用载波移相调制法的级联H桥拓扑无法补偿高次谐波的原因，使用载波电平层叠调制法解决了这一问题，有效的降低了调制延迟，提高了控制带宽，将谐波补偿能力从5次提高到了21次。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1为现有H桥功率单元电路图；图2为H桥级联STATCOM电路图；图3为层叠调制法电路拓扑图；图4为H桥级联中的载波移相调制(一周期)图；图5为H桥级联中的载波移相PWM波图；图6为STATCOM采用的双环控制图；图7为载波电平层叠调制(一周期)图；图8为载波电平层叠调制PWM波图；图9为两种H桥级联调制方式的PWM输出，其中图a是载波电平层叠调制H桥级联输出PWM，图b是载波移相调制H桥级联输出PWM；图10为两种调制方式的输出与调制波对照图。具体实施方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。因为调制延迟对H桥级联的影响不可忽略，所以本专利技术对PWM调制方式进行改造：对于载波而言，X轴代表相位，Y轴代表电平，既然在X轴上对相位做均分的调制方式会引起不可忽视的调制延时，那么本专利技术在Y轴上做改动，将电平做均分。均分后的载波幅值只有原有载波幅值的n分之一，而载波频率变为原有载波的n倍，就是等效开关频率，如图7。每一级H桥的PWM波的生成原理依然不变，当调制波高于载波电平时，PWM输出高电平，调制波低于载波电平时，PWM输出低电平，相应的各级PWM波如图8。对于图4、图7所表示的两种调制方法，采用同样的PWM合成方式，在H桥级联后输出的总的PWM波对照如图9。可见，两种PWM的等效开关频率相同，为了方便看出两者的不同，在两个级联PWM输出后加一个FIR滤波器，得到两者的输出正弦波波形，与调制波相比较，如图10，图10中载波电平层叠调制的输出与调制波拟合良好，基本没有误差，而载波移相调制的输出与调制波有明显的相位延迟，这个延迟时间就是载波周期的一半，而且波形有畸变。理论上，任何调制方式的延迟，都是载波周期的一半。载波电平层叠调制的调制延时也是载波的一半，但是因为这种调制方式下的载波频率就是等效开关频率，是移相调制的的n倍(n为级联个数)，因此，载波电平层叠调制因调制延时导致的纯延迟时间也是后者的1/n。同样假设等效开关频率为21.6k，则电平层叠调制的调制延时为1/(2×21.6k)＝1/43.2k，则理论上，应用电平层叠调制可跟踪补偿高次谐波的上限为43.2k/10/50≈86次谐波。实际上，考虑到开关损耗、成本、需求等其他现实因素，应用中能做到对21次以内本文档来自技高网...

【技术保护点】
一种级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法，包括，其特征在于，包括如下步骤：步骤1，SVG采用FPGA控制器，FPGA控制器中的晶振产生一信号，此晶振信号通过DLL倍频产生一频率fc；步骤2，电网实时频率fs通过锁相环，生成三角载波计数器M＝fc/(fs*216)，三角载波计数器从0开始增1，计数至M，达到三角载波顶点，然后减1，计数至0，如此反复循环，形成三角载波；步骤3，SVG的电流互感器CT，提取电网侧电流信号is，根据电流环参考，经过控制环节，得到调制波；步骤4，SVG中n级幅值和频率都相同的三角载波在横轴上下连续层叠，n级三角载波与调制波通过比较器进行比较，调制波大于载波则输出高电平，反之输出低电平，相等时输出为零电平，得到n级PWM脉冲信号；步骤5，n级PWM脉冲信号对应驱动n级H桥开关动作，使SVG输出完整波形，实现滤除高次谐波的目的。

【技术特征摘要】
1.一种级联H桥拓扑中可滤除高次谐波的载波电平层叠调制方法，包括，其特征在于，包括如下步骤：步骤1，SVG采用FPGA控制器，FPGA控制器中的晶振产生一信号，此晶振信号通过DLL倍频产生一频率fc；步骤2，电网实时频率fs通过锁相环，生成三角载波计数器M＝fc/(fs*216)，三角载波计数器从0开始增1，计数至M，达到三角载波顶点，然后减1，计数至0，如此反复循环，形成三角载波；步骤3，SVG的电流互感器CT，提取电网侧电流信号is，根据电流环参考，经过控制环节，得到调制波；步骤4，SVG...

【专利技术属性】
技术研发人员：王华东，蔡旭，刘金虹，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：上海,31