带电感双电源供电的运算放大器及模数转换器制造技术

本发明专利技术涉及一种带电感双电源供电的运算放大器及模数转换器。该运算放大器(10)，包括前置放大器(11)和主放大级电路(13)；所述前置放大器(11)包括第一开关(M1)、第二开关(M2)、第三开关(M3)、第四开关(M4)、第五开关(M5)、第一电感(L1)及第二电感(L2)；所述主放大级电路(13)包括第六开关(M6)、第七开关(M7)、第八开关(M8)、第九开关(M9)、第十开关(M10)、第十一开关(M11)、第十二开关(M12)、第十三开关(M13)、第一放大器(131)及第二放大器(133)。本发明专利技术实施例采用折叠结构和套筒结构级联的复合结构，同时在前置放大器中引入串联电感，在保证运放稳定的情况下实现高增益、高带宽和低功耗，适用于不同场合的具有高速高精度要求的电路中。

Electrically operated dual power supply operational amplifier and analog to digital converter

The invention relates to an operational amplifier with an electrified double power supply and an analog to digital converter. The operational amplifier (10), including preamplifier (11) and main amplifier circuit (13); the preamplifier (11) includes a first switch, a second switch (M1) (M2) (M3), third switch and fourth switch (M4), fifth (M5), the first switch inductance (L1 two) and inductance (L2); the main amplifier circuit (13) includes a sixth switch and seventh switch (M6) (M7) (M8), eighth switch and ninth switch (M9), tenth (M10), the eleventh switch switch (M11), Twelfth (M12), the thirteenth switch switch (M13), the first amplifier (131) and two (133) amplifier. The composite structure of the embodiment of the invention adopts a folding structure and sleeve structure of the cascade, while the introduction of series inductance in preamplifier, high gain, high bandwidth and low power consumption to ensure operational stability, suitable for different occasions with high speed and high precision requirements of the road.

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种带电感双电源供电的运算放大器及模数转换器。
技术介绍
随着无线通信技术的不断发展，对具有射频和中频采样的高速高精度模拟/数字转换器(AnalogtoDigitalConverter,简称ADC)的需求不断提升，ADC的高采样率使得它具有高带宽，因此能携带更多的信息量，简化了反折叠滤波器和系统的设计，同时提供很高的设计灵活性，能够更好的助力软件无线电的设计。运算放大器是高速高精度流水线ADC的关键模块，随着流水线ADC采样速度的提高，特别是视频(RadioFrequency,简称RF)采样之后，对运算放大器建立时间的要求已经缩短到ps级别，对运放设计者带来了严重的挑战。虽然可以采用时域交织结构来提高整体ADC的速度，但是这种结构的ADC通常会引入offset，gain，timing，bandwidth等失配，这些失配限制了ADC的整体性能。单通道GS/s高速高精度流水线ADC也已经被设计出来，但是需要采用数字前台和后台校准实现，运算放大器成为限制ADC性能提高的关键因素。传统的运算放大器都很难同时满足高速高精度的要求，因此设计出一种能同时满足高增益高带宽的新结构运算放大器就成了需求。
技术实现思路
本专利技术克服现有技术不足，在对传统运算放大器进行比较分析之后，采用了一种将折叠结构和套筒结构级联的复合结构，同时引入串联电感，使运算放大器整体的性能得到显著提升。其开环增益可达到90dB以上，开环增益带宽积达到20GHZ以上，在12dB增益处，带宽高达6.7GHZ，适用于不同场合的具有高速高精度要求的电路中。本专利技术的一个实施例提供了一种带电感双电源供电的运算放大器10，包括前置放大器11和主放大级电路13；所述前置放大器11包括第一开关M1、第二开关M2、第三开关M3、第四开关M4、第五开关M5、第一电感L1及第二电感L2；所述主放大级电路13包括第六开关M6、第七开关M7、第八开关M8、第九开关M9、第十开关M10、第十一开关M11、第十二开关M12及第十三开关M13；其中，所述第一电感L1、所述第四开关M4、所述第二开关M2及所述第一开关M1依次串接于电压源VDD与接地端GND之间；所述第二电感L2、所述第五开关M5及所述第三开关M3依次串接于电压源VDD与所述第二开关M2和所述第一开关M1串接形成的节点C处之间；所述第四开关M4与所述第五开关M5的控制端输入反馈电平VCMFB，所述第二开关M2的控制端电连接至第一输入端VIN1，所述第三开关M3的控制端电连接至第二输入端VIN2，所述第一开关M1的控制端输入第五电压VB5；所述第十二开关M12、所述第十开关M10、所述第八开关M8及所述第六开关M6依次串接于电压源VDD与接地端GND之间；所述第十三开关M13、所述第十一开关M11、所述第九开关M9及所述第七开关M7依次串接于电压源VDD与接地端GND之间；所述第十二开关M12的控制端及所述第十三开关M13的控制端均输入第一电压VB1，所述第十开关M10的控制端电连接至所述第十二开关M12与所述第十开关M10串接形成的节点D处，所述第十一开关M11的控制端电连接至所述第十三开关M13与所述第十一开关M11串接形成的节点E处，所述第八开关M8的控制端电连接至所述第八开关M8与所述第六开关M6串接形成的节点F处，所述第九开关M9的控制端电连接至所述第九开关M9与所述第七开关M7串接形成的节点G处，所述第六开关M6的控制端电连接至所述第四开关M4与所述第二开关M2串接形成的节点A处，所述第七开关M7的控制端电连接至所述第五开关M5与所述第三开关M3串接形成的节点B处，第一输入端VOUT1电连接至所述第十开关M10与所述第八开关M8串接形成的节点H处，第二输出端VOUT2电连接至所述第十一开关M11与所述第九开关M9串接形成的节点I处。在本专利技术的一个实施例中，所述第一开关M1、所述第二开关M2、所述第三开关M3、所述第四开关M4、所述第五开关M5、所述第六开关M6、所述第七开关M7、所述第八开关M8及所述第九开关M9为NMOS晶体管且其控制端为NMOS晶体管的栅极，所述第十开关M10、所述第十一开关M11、所述第十二开关M12及所述第十三开关M13为PMOS晶体管且其控制端为PMOS晶体管的栅极。在本专利技术的一个实施例中，所述主放大级电路13还包括第一放大器131；所述第十开关M10的控制端电连接至所述第十二开关M12与所述第十开关M10串接形成的节点D处，所述第十一开关M11的控制端电连接至所述第十三开关M13与所述第十一开关M11串接形成的节点E处，包括：所述第一放大器131的正输入端电连接至所述第十三开关M13与所述第十一开关M11串接形成的节点E处，其负输入端电连接至所述第十二开关M12与所述第十开关M10串接形成的节点D处，其正输出端电连接至所述第十开关M10的控制端，其负输出端电连接至所述第十一开关M11的控制端。在本专利技术的一个实施例中，所述第一放大器131包括第十四开关M14、第十五开关M15、第十六开关M16、第十七开关M17、第十八开关M18、第十九开关M19、第二十开关M20及第二十一开关M21；其中，所述第二十开关M20、所述第十八开关M18、所述第十六开关M16及所述第十四开关M14依次串接于电压源VDD与接地端GND之间，所述第二十一开关M21、所述第十九开关M19、所述第十七开关M17及所述第十五开关M15依次串接于电压源VDD与接地端GND之间；所述第二十开关M20的控制端及所述第二十一开关M21的控制端均输入第一电压VB1，所述第十八开关M18的控制端及所述第十九开关M19的控制端均输入第二电压VB2，所述第十六开关M16的控制端及所述第十七开关M17的控制端均输入第三电压VB3，所述第十四开关M14的控制端及所述第十五开关M15的控制端分别作为所述第一放大器131的两个输入端VNI1、VNI2，所述第十八开关M18与所述第十六开关M16串接形成的节点J及所述第十九开关M19与所述第十七开关M17串接形成的节点K分别作为所述第一放大器131的两个输出端VNO1、VNO2。在本专利技术的一个实施例中，所述第十四开关M14、所述第十五开关M15、所述第十六开关M16及所述第十七开关M17为NMOS晶体管且其控制端为NMOS晶体管的栅极，所述第十八开关M18、所述第十九开关M19、所述第二十开关M20及所述第二十一开关M21为PMOS晶体管且其控制端为PMOS晶体管的栅极。在本专利技术的一个实施例中，所述主放大级电路13还包括第二放大器133；所述第八开关M8的控制端电连接至所述第八开关M8与所述第六开关M6串接形成的节点F处，所述第九开关M9的控制端电连接至所述第九开关M9与所述第七开关M7串接形成的节点G处，包括：所述第二放大器133的正输入端电连接至所述第八开关M8与所述第六开关M6串接形成的节点F处，其负输入端电连接至所述第九开关M9与所述第七开关M7串接形成的节点G处，其正输出端电连接至所述第九开关M9的控制端，其负输出端电连接至所述第八开关M8的控制端。在本专利技术的一个实施例中，所述第二放大器133包括第二十二开关M22、第二十三开关本文档来自技高网...

【技术保护点】
一种带电感双电源供电的运算放大器(10)，其特征在于，包括前置放大器(11)和主放大级电路(13)；所述前置放大器(11)包括第一开关(M1)、第二开关(M2)、第三开关(M3)、第四开关(M4)、第五开关(M5)、第一电感(L1)及第二电感(L2)；所述主放大级电路(13)包括第六开关(M6)、第七开关(M7)、第八开关(M8)、第九开关(M9)、第十开关(M10)、第十一开关(M11)、第十二开关(M12)及第十三开关(M13)；其中，所述第一电感(L1)、所述第四开关(M4)、所述第二开关(M2)及所述第一开关(M1)依次串接于电压源(VDD)与接地端(GND)之间；所述第二电感(L2)、所述第五开关(M5)及所述第三开关(M3)依次串接于电压源(VDD)与所述第二开关(M2)和所述第一开关(M1)串接形成的节点(C)处之间；所述第四开关(M4)与所述第五开关(M5)的控制端输入反馈电平(VCMFB)，所述第二开关(M2)的控制端电连接至第一输入端(VIN1)，所述第三开关(M3)的控制端电连接至第二输入端(VIN2)，所述第一开关(M1)的控制端输入第五电压(VB5)；所述第十二开关(M12)、所述第十开关(M10)、所述第八开关(M8)及所述第六开关(M6)依次串接于电压源(VDD)与接地端(GND)之间；所述第十三开关(M13)、所述第十一开关(M11)、所述第九开关(M9)及所述第七开关(M7)依次串接于电压源(VDD)与接地端(GND)之间；所述第十二开关(M12)的控制端及所述第十三开关(M13)的控制端均输入第一电压(VB1)，所述第十开关(M10)的控制端电连接至所述第十二开关(M12)与所述第十开关(M10)串接形成的节点(D)处，所述第十一开关(M11)的控制端电连接至所述第十三开关(M13)与所述第十一开关(M11)串接形成的节点(E)处，所述第八开关(M8)的控制端电连接至所述第八开关(M8)与所述第六开关(M6)串接形成的节点(F)处，所述第九开关(M9)的控制端电连接至所述第九开关(M9)与所述第七开关(M7)串接形成的节点(G)处，所述第六开关(M6)的控制端电连接至所述第四开关(M4)与所述第二开关(M2)串接形成的节点(A)处，所述第七开关(M7)的控制端电连接至所述第五开关(M5)与所述第三开关(M3)串接形成的节点(B)处，第一输入端(VOUT1)电连接至所述第十开关(M10)与所述第八开关(M8)串接形成的节点(H)处，第二输出端(VOUT2)电连接至所述第十一开关(M11)与所述第九开关(M9)串接形成的节点(I)处。...

【技术特征摘要】
1.一种带电感双电源供电的运算放大器(10)，其特征在于，包括前置放大器(11)和主放大级电路(13)；所述前置放大器(11)包括第一开关(M1)、第二开关(M2)、第三开关(M3)、第四开关(M4)、第五开关(M5)、第一电感(L1)及第二电感(L2)；所述主放大级电路(13)包括第六开关(M6)、第七开关(M7)、第八开关(M8)、第九开关(M9)、第十开关(M10)、第十一开关(M11)、第十二开关(M12)及第十三开关(M13)；其中，所述第一电感(L1)、所述第四开关(M4)、所述第二开关(M2)及所述第一开关(M1)依次串接于电压源(VDD)与接地端(GND)之间；所述第二电感(L2)、所述第五开关(M5)及所述第三开关(M3)依次串接于电压源(VDD)与所述第二开关(M2)和所述第一开关(M1)串接形成的节点(C)处之间；所述第四开关(M4)与所述第五开关(M5)的控制端输入反馈电平(VCMFB)，所述第二开关(M2)的控制端电连接至第一输入端(VIN1)，所述第三开关(M3)的控制端电连接至第二输入端(VIN2)，所述第一开关(M1)的控制端输入第五电压(VB5)；所述第十二开关(M12)、所述第十开关(M10)、所述第八开关(M8)及所述第六开关(M6)依次串接于电压源(VDD)与接地端(GND)之间；所述第十三开关(M13)、所述第十一开关(M11)、所述第九开关(M9)及所述第七开关(M7)依次串接于电压源(VDD)与接地端(GND)之间；所述第十二开关(M12)的控制端及所述第十三开关(M13)的控制端均输入第一电压(VB1)，所述第十开关(M10)的控制端电连接至所述第十二开关(M12)与所述第十开关(M10)串接形成的节点(D)处，所述第十一开关(M11)的控制端电连接至所述第十三开关(M13)与所述第十一开关(M11)串接形成的节点(E)处，所述第八开关(M8)的控制端电连接至所述第八开关(M8)与所述第六开关(M6)串接形成的节点(F)处，所述第九开关(M9)的控制端电连接至所述第九开关(M9)与所述第七开关(M7)串接形成的节点(G)处，所述第六开关(M6)的控制端电连接至所述第四开关(M4)与所述第二开关(M2)串接形成的节点(A)处，所述第七开关(M7)的控制端电连接至所述第五开关(M5)与所述第三开关(M3)串接形成的节点(B)处，第一输入端(VOUT1)电连接至所述第十开关(M10)与所述第八开关(M8)串接形成的节点(H)处，第二输出端(VOUT2)电连接至所述第十一开关(M11)与所述第九开关(M9)串接形成的节点(I)处。2.根据权利要求1所述的运算放大器(10)，其特征在于，所述第一开关(M1)、所述第二开关(M2)、所述第三开关(M3)、所述第四开关(M4)、所述第五开关(M5)、所述第六开关(M6)、所述第七开关(M7)、所述第八开关(M8)及所述第九开关(M9)为NMOS晶体管且其控制端为NMOS晶体管的栅极，所述第十开关(M10)、所述第十一开关(M11)、所述第十二开关(M12)及所述第十三开关(M13)为PMOS晶体管且其控制端为PMOS晶体管的栅极。3.根据权利要求1所述的运算放大器(10)，其特征在于，所述主放大级电路(13)还包括第一放大器(131)；所述第十开关(M10)的控制端电连接至所述第十二开关(M12)与所述第十开关(M10)串接形成的节点(D)处，所述第十一开关(M11)的控制端电连接至所述第十三开关(M13)与所述第十一开关(M11)串接形成的节点(E)处，包括：所述第一放大器(131)的正输入端电连接至所述第十三开关(M13)与所述第十一开关(M11)串接形成的节点(E)处，其负输入端电连接至所述第十二开关(M12)与所述第十开关(M10)串接形成的节点(D)处，其正输出端电连接至所述第十开关(M10)的控制端，其负输出端电连接至所述第十一开关(M11)的控制端。4.根据权利要求3所述的运算放大器(10)，其特征在于，所述第一放大器(131)包括第十四开关(M14)、第十五开关(M15)、第十六开关(M16)、第十七开关(M17)、第十八开关(M18)、第十九开关(M19)、第二十开关(M20)及第二十一开关(M21)；其中，所述第二十开关(M20)、所述第十...

【专利技术属性】
技术研发人员：过良，刘马良，朱樟明，丁瑞雪，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61