一种单线总线系统的通信方法技术方案

本发明专利技术属于总线领域，公开了一种单线总线系统的通信方法，其中单线总线系统包括至少一个主器件和至少一个从器件，所述主器件和所述从器件通过单线总线进行通信；从设备判断单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则从设备判断主器件是否发送开启信号，若是，则将单线总线系统的时钟由低频时钟切换到高频时钟。本发明专利技术通过所述单线总线系统的通信方法，实现了在单线总线系统通信的等待阶段采用低频时钟，减少了耗电量的浪费。

Communication method for single wire bus system

The invention belongs to the field of bus, discloses a communication method for a single bus system, the 1-wire bus system includes at least one master device and at least one from the device, the master device and the slave device through the 1-wire bus communication; determine the 1-wire bus from the device is not in the duration is greater than or equal to the first when the preset level, if long, from the master device apparatus determines whether to send a signal to open, if so, will the 1-wire bus system clock by switching to low frequency clock frequency clock. By adopting the communication method of the single wire bus system, the low frequency clock is realized in the waiting stage of the single wire bus system communication, thereby reducing the waste of power consumption.

【技术实现步骤摘要】

本专利技术涉及总线领域，特别涉及一种单线总线系统的通信方法。
技术介绍
传统的通信传输总线都是由多线组成，如I2C、C2、USB、UART都各有两根线，更有SPI、I2S四根线组成的，在单片机处理器上，每根线都必须要占用一个IO口，多线通信使芯片的面积就变大，造成了极大的资源浪费，从而使芯片的造价成本加大。为了解决多线造成的浪费，人们常常采用单线的通信方式，通信接口达到最省，节约了通用数据端口资源。现有技术的缺陷为：现有的单线总线系统上电后，在单线总线系统通信的等待阶段即采用高频时钟，造成耗电量的浪费。
技术实现思路
本专利技术提供了一种单线总线系统的通信方法，旨在解决现有的设计的在单线总线系统通信的等待阶段即采用高频时钟而造成耗电量的浪费的技术问题。本专利技术是这样实现的，一种单线总线系统的通信方法，其中单线总线系统包括至少一个主器件和至少一个从器件，所述主器件和所述从器件通过单线总线进行通信，其特征在于，所述单线总线系统的通信方法包括：A.所述从设备判断所述单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则执行步骤B；B.所述从设备判断所述主器件是否发送开启信号，若是，则执行步骤C；C.将所述单线总线系统的时钟由低频时钟切换到高频时钟。本专利技术提供的技术方案带来的有益效果是：从上述本专利技术可知，由于其中单线总线系统包括至少一个主器件和至少一个从器件，主器件和从器件通过单线总线进行通信；从设备判断单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则从设备判断主器件是否发送开启信号，若是，则将单线总线系统的时钟由低频时钟切换到高频时钟；因此，实现了在单线总线系统通信的等待阶段采用低频时钟，减少了耗电量的浪费。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的单线总线系统的通信方法的一种流程图；图2为开启信号时序图；图3为单线总线系统开启时序图；图4为高频时钟时1个高电平和1个低电平的脉冲序列图；图5为低频时钟时1个高电平和1个低电平的脉冲序列图；图6为本专利技术实施例提供的单线总线系统的通信方法的另一种流程图；图7为读数据帧结构图；图8为写数据帧结构图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。本专利技术实施例提供单线总线系统的通信方法的流程，参见图1，单线总线系统的通信方法包括：101：从设备判断单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则执行步骤102。102：从设备判断主器件是否发送开启信号，若是，则执行步骤103。具体实施中，开启信号时序可以包括4个频率为0.5kHz的脉冲和4个频率为1kHz的脉冲，如图2所示。103：将单线总线系统的时钟由低频时钟切换到高频时钟。例如，当第一电平为低电平时，单线总线系统的开启时序图如图3所示，在阶段(1)时，单线总线的电平的低电平，在阶段(2)时，单线总线的电平为开启信号，在阶段(2)的结束时，将单线总线系统的时钟由低频时钟切换到高频时钟。在图1的所有步骤中，单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平。其中，当单线总线系统的时钟为高频时钟时，单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平具体为：当连续出现2个低电平脉冲和8个高电平脉冲时，则判定数据为1个高电平。当连续出现8个脉冲低电平和2个脉冲高电平时，则判定数据为1个低电平。此时，1个高电平和1个低电平的脉冲序列如图4所示。其中，当单线总线系统的时钟为低频时钟时，单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平具体为：当连续出现2个低电平脉冲和20个高电平脉冲时，则判定数据为1个高电平；当连续出现20个脉冲低电平和2个脉冲高电平时，则判定数据为1个低电平。此时，1个高电平和1个低电平的脉冲序列如图5所示。可选地，如图6所示，在步骤103之后还包括步骤104-1至107-1：104-1：从设备判断主器件是否发送读控制字，若是，执行步骤105-1，若否，执行步骤106-1；105-1：单线总线系统进入读操作模式，从器件发送读数据帧至主器件。具体实施中，如图7所示，读数据帧可以包括读字节数字段、读地址字段和读数据字段。其中，读字节数字段的内容为需要读的字节数，读地址字段的内容为读的地址，读数据字段的内容为读回来的数据。106-1：从设备判断主器件是否发送写控制字，若是，执行步骤107-1。107-1：单线总线系统进入写操作模式，主器件发送写数据帧至从器件。具体实施中，如图8所示，写数据帧可以包括写字节数字段、写地址字段和写数据字段。其中，写字节数字段的内容为需要写的字节数，写地址字段的内容为写的地址，写数据字段的内容为需要写入的数据。可选地，如图6所示，在步骤103之后还可以包括步骤104-2至105-2：104-2：从设备判断主器件是否发送复位控制字，若是，执行步骤105-2；105-2：单线总线系统进入复位模式，单线总线作为通用数据线使用。可选地，如图6所示，在步骤101之前还可以包括步骤100：100：从设备判断寄存器是否为预设值，若是，执行步骤101。综上，本专利技术实施例通过其中单线总线系统包括至少一个主器件和至少一个从器件，主器件和从器件通过单线总线进行通信；从设备判断单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则从设备判断主器件是否发送开启信号，若是，则将单线总线系统的时钟由低频时钟切换到高频时钟；因此，实现了在单线总线系统通信的等待阶段采用低频时钟，减少了耗电量的浪费。上述本专利技术实施例序号仅仅为了描述，不代表实施例的优劣。本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种单线总线系统的通信方法，其中单线总线系统包括至少一个主器件和至少一个从器件，所述主器件和所述从器件通过单线总线进行通信，其特征在于，所述单线总线系统的通信方法包括：A.所述从设备判断所述单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则执行步骤B；B.所述从设备判断所述主器件是否发送开启信号，若是，则执行步骤C；C.将所述单线总线系统的时钟由低频时钟切换到高频时钟。

【技术特征摘要】
1.一种单线总线系统的通信方法，其中单线总线系统包括至少一个主器件和至少一个从器件，所述主器件和所述从器件通过单线总线进行通信，其特征在于，所述单线总线系统的通信方法包括：A.所述从设备判断所述单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则执行步骤B；B.所述从设备判断所述主器件是否发送开启信号，若是，则执行步骤C；C.将所述单线总线系统的时钟由低频时钟切换到高频时钟。2.如权利要求1所述的单线总线系统的通信方法，其特征在于，所述开启信号时序包括4个频率为0.5kHz的脉冲和4个频率为1kHz的脉冲。3.如权利要求1所述的单线总线系统的通信方法，其特征在于，所述单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平。4.如权利要求3所述的单线总线系统的通信方法，其特征在于，当所述单线总线系统的时钟为高频时钟时，所述单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平具体为：当连续出现2个低电平脉冲和8个高电平脉冲时，则判定数据为1个高电平；当连续出现8个脉冲低电平和2个脉冲高电平时，则判定数据为1个低电平。5.如权利要求3所述的单线总线系统的通信方法，其特征在于，当所述单线总线系统的时钟为低频时钟时，所述单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数...

【专利技术属性】
技术研发人员：许建昆，叶媲舟，黎冰，涂柏生，
申请(专利权)人：深圳市博巨兴实业发展有限公司，
类型：发明
国别省市：广东;44