一种近阈值区稳定工作的全对称在线监测单元与控制电路制造技术

本发明专利技术公开了一种近阈值区稳定工作的全对称在线监测单元与控制电路，相较于普通在线监测单元，本发明专利技术无需预留延时单元，将普通在线监测单元中的原触发器替换成锁存器，还设计了比普通在线监测单元中的影子锁存器晶体管数更少的数据跳变监测器，它能够在近阈值区稳定工作，延时为反相器量级，其快速、稳定的特点使得控制系统可以快速响应预警，避免真正的时序错误，最终能够很大程度减少在线监测单元的面积和功耗。此外，由于本发明专利技术采用了锁存器，它的时间借用特性能够抵抗近阈值下PVT偏差导致的电路时序出错问题，从而完全消除了设计时预留的时序余量，保证了较高的功耗收益。最后还公开一种与在线监控单元相配合的控制电路，从而较好地实现整套系统的功能。

Full symmetrical on-line monitoring unit and control circuit for stable operation of near threshold region

The invention discloses a near threshold region stability of the full symmetric on-line monitoring unit and the control circuit, compared with the ordinary online monitoring unit, the present invention without reservation delay unit, the original trigger general online in the monitoring unit to replace latch, also designed than ordinary online monitoring unit in the shadow latch the number of transistors less data jump monitor, it can work stably in the near threshold region, delay inverter magnitude, its fast, stable control system can make fast response to early warning, to avoid the real timing error, the end can greatly reduce the area and power line monitoring unit. In addition, the invention adopts a latch, it's time to borrow characteristics to resist timing error problem caused by the deviation of the near threshold PVT, which completely eliminates the timing margin reserved design, to ensure the power of higher income. Finally, a control circuit which is matched with the on-line monitoring unit is disclosed, so as to realize the function of the whole system better.

【技术实现步骤摘要】

本专利技术涉及集成电路设计低功耗
，尤其是基于在线时序监测的自适应电压频率调节

技术介绍
随着集成电路技术的飞速发展，先进制造工艺步入纳米时代，SoC（SystemonChip）芯片的功能越来越强大，高性能和低功耗始终是两大追求目标，而这两个指标又是互相牵制的，单纯追求低功耗会导致性能的巨大恶化。研究发现，先进工艺下电路的最低能耗点一般处于亚阈值区，而电路的最高能效则处于近阈值区，电源电压从常压区（又称超阈值区，STC）下降到近阈值直至亚阈值时，电路延时持续增加，至近阈值和亚阈值区时呈现指数下降，而能效则呈现先增后减的趋势，其中近阈值区能效最好。然而，近阈值SoC电路目前仍然存在重要的未解决问题：在常规电压区，由于工艺尺寸的持续缩小引发的PVT（Process,Voltage,Temperature）偏差问题，导致传统的VLSI设计中需要预留一定的时序余量以满足最坏情况下的时序约束。然而，进入近阈值电压区，PVT偏差对电路延时的影响更大，导致实际电路除了由于电压下降本身带来的性能降低（一般为常规电压的1/10）外，路径延时的偏差也成倍增加。从而在近阈值的设计中需要预留较传统设计更大的时序余量来应对近阈值下的时序偏差问题，而这些时序余量会导致电路的工作电压或频率过于保守，甚至抵消近阈值区由于电压降低带来的能效收益。在线监测技术可以利用片上监控单元监测关键路径时序，并实时调节芯片的电压、频率，成为攻克传统集成电路设计中时序余量过大问题的有力手段。在线时序监测技术主要可以分为出错改错型和时序预测型两类。其中，时序错误预测型监测单元由于不需要额外增加系统级的恢复机制而具有优势，通过在关键的数据路径上人为的添加额外的延迟，来预测电路可能的时序紧张，从而可以提前进行电压、频率调节，防止真正出错引入的恢复开销。由于低电压下延时变化受到各种偏差的影响更大，普通的在线监测单元面临着无法覆盖住偏差的问题。此外，由于低电压下各种更大的偏差导致监测单元的监测窗口需要预留得更大，这样会使普通的监测单元在设计时会加入更多的延时单元来确保监测窗口足够大，这就会导致更多的面积和功耗开销，从而降低在线时序监测技术的收益。此外，由于预测型在线监测单元需要保证系统功能的正确，因此当在线监测单元发出预警信号后，需要尽可能快地采取措施，防止系统功能真正出错，这就要求监测单元的响应速度快、延时尽可能地小，同时要求监测单元本身在近阈值区能够稳定工作。因此，设计更小面积、更低功耗、更小延时、近阈值区稳定工作的在线监测单元十分必要。
技术实现思路
专利技术目的：针对上述近阈值区工作的超大规模集成电路的在线时序监测系统中监测单元存在的问题和不足，本专利技术的目的是设计一种在近阈值区能够有效监测电路时序的监测单元，相比普通监测单元，它在近阈值区能够稳定工作，且其面积更小，功耗更低，延时更小。为此本专利技术还针对此在线监测单元提供了一套控制电路，从而更加有效的实现在线时序监测及相应的电压调节。技术方案为了实现上述专利技术目的，本专利技术设计了一种近阈值区稳定工作的全对称在线监测单元与控制电路。监测单元的作用是监测关键路径末端寄存器的数据传输情况，当电路时序紧张时，数据会在靠近时钟上升沿时才到达，甚至在上升沿之后到达而引发时序错误，通过监测关键路径末端寄存器在时钟高电平期间的数据跳变情况来确定电路的时序是否紧张，当在时钟高电平期间数据发生跳变，监测单元发出的预警信号为高电平。该在线监测单元相比于传统监测单元，设计了一种数据跳变监测器，将原时序路径末端的寄存器替换成锁存器，由其控制电路实现监测单元预警信号的处理和控制。所述的在线监测单元的输入信号为系统工作时钟信号和数据输入信号。输出信号为数据输出信号和预警信号，数据输入信号连接到锁存器的数据输入端和数据跳变监测器的数据输入端1，时钟信号连接到锁存器和数据跳变监测器的时钟输入端，将锁存器内部的数据输入信号的非信号引出连接到数据跳变监测器的数据输入端2，锁存器的输出为数据输出信号，数据跳变监测器的输出为预警信号；所述数据跳变监测器由4个NMOS管、3个PMOS管和3个反相器构成，其输入为数据输入信号、数据输入信号的非信号、系统工作时钟信号，输出信号为预警信号。其中，时钟信号与PMOS管M1的栅极连接，PMOS管M1的源极与电源VDD相连，PMOS管M1的漏极与PMOS管M2的源极、PMOS管M6的源极，NMOS管M3的漏极、NMOS管M5的漏极相连，同时PMOS管M1的漏极还连接到反相器INV3的输入端；数据输入信号与PMOS管M2的栅极和NMOS管M4的栅极相连；PMOS管M2的漏极与NMOS管M3的源极以及NMOS管M4的漏极相连，同时PMOS管M2的漏极还连接到反相器INV1的输入端；PMOS管M6的漏极与NMOS管M5的源极以及NMOS管M7的漏极相连，同时V3与反相器INV2的输入端相连；NMOS管M4的源极和NMOS管M7的源极与地VSS相连；数据输入信号的非信号与PMOS管M6和NMOS管M7的栅极连接，反相器INV1的输出与NMOS管M5的栅极连接，反相器INV2的输出与NMOS管M3的栅极连接，反相器INV3的输出即为预警信号。当电路时序紧张时，数据会在靠近时钟上升沿时才到达，甚至在上升沿之后到达而产生跳变（0到1或1到0），数据跳变监测器检测到这一跳变而产生预警信号并传输给下一级电路。一种近阈值区稳定工作的全对称在线监测单元的控制电路，主要包括三部分：x个在线监测单元、m个n输入动态或门、时钟控制及动态门复位信号产生模块。所述m个n输入动态或门实时收集x条关键路径末端的在线监测单元产生的x个预警信号（Pre_error01~Pre_errorx）并进行或操作，x、m和n为正整数（一般x>n，当x<=n时，则只需要1个n输入动态或门），产生一个总预警信号传输给时钟控制及动态门复位信号产生模块；时钟控制及动态门复位信号产生模块接收到总预警信号后，立即将系统工作时钟暂停一个周期，以保证电路数据不出错，同时产生动态门复位信号并传递给n输入动态或门，用于控制n输入动态或门的开关，当复位信号为1时，n输入动态或门打开，实时执行或操作，当复位信号为0时，n输入动态或门关闭，始终输出低电平。n输入动态或门由3个PMOS、n+1个NMOS和一个反相器INV组成，其中，NMOS管MN1至NMOS管MNn的栅极分别与n个预警信号（Pre_error01~Pre_errorn）相连，NMOS管MN1至NMOS管MNn的源极与NMOS管MN0的漏极相连，NMOS管MN1至NMOS管MNn的漏极与PMOS管MP0和PMOS管MP2的漏极连接，同时该漏极作为反相器INV的输入；NMOS管MN0和PMOS管MP0的栅极与动态门复位信号连接，NMOS管MN0的源极与地VSS连接，PMOS管MP1的源极和栅极、PMOS管MP0的源极均与电源VDD连接，PMOS管MP1的漏极与PMOS管MP2的源极连接，PMOS管MP2的栅极与反相器INV的输出连接，反相器INV的输出即为总预警信号。时钟控制及动态门复位信号产生模块由一个时钟门控单元PREICG、一个上升沿采样D触发器DFF、一个反相器INVC、两个缓冲器BUF本文档来自技高网...

【技术保护点】
一种近阈值区稳定工作的全对称在线监测单元，由一个锁存器、一个数据跳变监测器构成，所述的在线监测单元的输入信号为系统工作时钟信号（CK）和数据输入信号（D）；输出信号为数据输出信号（QF）和预警信号（Pre_error），数据输入信号（D）连接到锁存器的数据输入端和数据跳变监测器的数据输入端1，时钟信号（CK）连接到锁存器和数据跳变监测器的时钟输入端，将锁存器内部的数据输入信号（D）的非信号（DN）引出连接到数据跳变监测器的数据输入端2，锁存器的输出为数据输出信号（QF），数据跳变监测器的输出为预警信号（Pre_error）；其特征在于：所述数据跳变监测器由4个NMOS管、3个PMOS管和3个反相器构成，其输入为数据输入信号（D）、数据输入信号（D）的非信号（DN）、系统工作时钟信号（CK），输出信号为预警信号（Pre_error）；其中，时钟信号（CK）与PMOS管M1的栅极连接，PMOS管M1的源极与电源VDD相连，PMOS管M1的漏极（VVDD）与PMOS管M2的源极（VVDD）、PMOS管M6的源极（VVDD），NMOS管M3的漏极（VVDD）、NMOS管M5的漏极（VVDD）相连，同时PMOS管M1的漏极（VVDD）还连接到反相器INV3的输入端；数据输入信号（D）与PMOS管M2的栅极和NMOS管M4的栅极相连；PMOS管M2的漏极（V1）与NMOS管M3的源极（V1）以及NMOS管M4的漏极（V1）相连，同时PMOS管M2的漏极（V1）还连接到反相器INV1的输入端；PMOS管M6的漏极（V3）与NMOS管M5的源极（V3）以及NMOS管M7的漏极（V3）相连，同时PMOS管M6的漏极（V3）还与反相器INV2的输入端相连； NMOS管M4的源极和NMOS管M7的源极与地VSS相连；数据输入信号（D）的非信号（DN）与PMOS管M6的栅极和NMOS管M7的栅极连接，反相器INV1的输出（V2）与NMOS管M5的栅极连接，反相器INV2的输出（V4）与NMOS管M3的栅极连接，反相器INV3的输出即为预警信号（Pre_error）。...

【技术特征摘要】
1.一种近阈值区稳定工作的全对称在线监测单元，由一个锁存器、一个数据跳变监测器构成，所述的在线监测单元的输入信号为系统工作时钟信号（CK）和数据输入信号（D）；输出信号为数据输出信号（QF）和预警信号（Pre_error），数据输入信号（D）连接到锁存器的数据输入端和数据跳变监测器的数据输入端1，时钟信号（CK）连接到锁存器和数据跳变监测器的时钟输入端，将锁存器内部的数据输入信号（D）的非信号（DN）引出连接到数据跳变监测器的数据输入端2，锁存器的输出为数据输出信号（QF），数据跳变监测器的输出为预警信号（Pre_error）；其特征在于：所述数据跳变监测器由4个NMOS管、3个PMOS管和3个反相器构成，其输入为数据输入信号（D）、数据输入信号（D）的非信号（DN）、系统工作时钟信号（CK），输出信号为预警信号（Pre_error）；其中，时钟信号（CK）与PMOS管M1的栅极连接，PMOS管M1的源极与电源VDD相连，PMOS管M1的漏极（VVDD）与PMOS管M2的源极（VVDD）、PMOS管M6的源极（VVDD），NMOS管M3的漏极（VVDD）、NMOS管M5的漏极（VVDD）相连，同时PMOS管M1的漏极（VVDD）还连接到反相器INV3的输入端；数据输入信号（D）与PMOS管M2的栅极和NMOS管M4的栅极相连；PMOS管M2的漏极（V1）与NMOS管M3的源极（V1）以及NMOS管M4的漏极（V1）相连，同时PMOS管M2的漏极（V1）还连接到反相器INV1的输入端；PMOS管M6的漏极（V3）与NMOS管M5的源极（V3）以及NMOS管M7的漏极（V3）相连，同时PMOS管M6的漏极（V3）还与反相器INV2的输入端相连；NMOS管M4的源极和NMOS管M7的源极与地VSS相连；数据输入信号（D）的非信号（DN）与PMOS管M6的栅极和NMOS管M7的栅极连接，反相器INV1的输出（V2）与NMOS管M5的栅极连接，反相器INV2的输出（V4）与NMOS管M3的栅极连接，反相器INV3的输出即为预警信号（Pre_error）。2.一种近阈值区稳定工作的全对称在线监测单元的控制电路，主要包括三部分：分别设置在x条关键路径末端的x个在线监测单元、m个n输入动态或门、时钟控制及动态门复位信号产生模块，x、m和n均为正整数，其特征在于：所述m个n输入动态或门实时收集所述x个在线监测单元产生的x个预警信号（Pre_error01~Pre_errorx）并进行或操作，产生一个总预警信号（Or_error）传输给时钟控制及动态门复位信号产生模块；时钟控制及动态门复位信号产生模块接收到有效的总预警信号（Or_error）后，立即将系统工作时钟（CK）暂停一个周期然后传递给每一个时序逻辑，同时产生动态门复位信号（irstn）并传递给每一个n输入动态或门。3.根据权利要求2所述的一种近阈值区稳定工作的全对称在线监测单元的控制电路，其特征在于：所述n输入动态或门由3个PMOS、n+1个NMOS和一个反相器INV组成，其中，NMOS管MN1至NMOS管MNn的栅极分别与n个预警信号（Pre_error01~Pre_errorn）相连，NMOS管MN1至NMOS管MNn的源极与NMOS管MN0的漏极相连，NMOS管MN1至NMOS管MNn的漏极（V）与PMOS管MP0和PMOS管MP2的漏极（V）连接，同时该漏极（V）作为反相器INV的输入；NMOS管MN0和PMOS管MP0的栅...

【专利技术属性】
技术研发人员：单伟伟，戴文韬，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32