信号转换制造技术

电路(200)可以包括输入端子(202，203)和输出端子(204，205)，所述输入端子(202，203)被配置成接收具有第一电压摆幅的输入信号。该电路还可以包括第一晶体管(220)、第二晶体管(221)、第三晶体管(222)和控制电路(210)。控制电路可以耦接至输入端子(202，203)、第一晶体管(220)的栅极端子和第二晶体管(221)的栅极端子。控制电路可以被配置成基于输入信号(202，203)来调整被提供至栅极端子的电压，使得第一晶体管(220)响应于输入信号处于第一逻辑电平而导通，并且使得第二晶体管(221)响应于输入信号处于第二逻辑电平而导通，以在输出端子(204，205)上生成输出信号(204，205)输出。输出信号(204至205)的第二电压摆幅可以与输入信号(202至203)的第一电压摆幅不同。

Signal conversion

The circuit (200) may include an input terminal (202203) and an output terminal () configured to receive an input signal having a first voltage swing (202203). The circuit may also include a first transistor (220), a second transistor (a), a third transistor (222) and a control circuit (210). The control circuit may be coupled to the gate terminal of the input terminal (202203), the first transistor (220), and the gate terminal of the second transistor (221). The control circuit can be configured based on the input signal (202203) to adjust the voltage is supplied to the gate terminal of the first transistor (220) in response to an input signal at a first logic level and conduct, and the second transistor (221) in response to an input signal at a second logic level and the conduction in the output terminal (204205) generated on the output signal (204205) output. The output signal (204 to 205) of the second voltage swing can be different from the first voltage swing of the input signal (202 to 203).

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本专利申请要求于2015年6月12日提交的美国专利申请序列第14/738,472号的优先权，而该美国专利申请序列第14/738,472号要求于2014年6月30日提交的美国临时专利申请序列第62/018792号的优先权，这两个专利的全部内容通过引用并入本文中。
本文中讨论的实施方式涉及信号转换。
技术介绍
在电路中可以使用不同的信令标准来传输数据。不同的信令标准可以包括电流模式逻辑(CML)、互补金属氧化物半导体(CMOS)、晶体管-晶体管逻辑(TTL)、低电压TTL(LVTTL)、发射极耦合逻辑(ECL)、其他类型的信令标准。可以基于用于设计的电路、逻辑和/或信号速度来选择用于设计的信令标准。在一些情况下，设计可以使用两个或更多个信令标准。例如，在设计中，CML标准可以用于在模块之间传输数据信号，而当在模块内处理数据信号时可以使用CMOS标准。在这些情况下，数据信号可以从CML标准转换为CMOS标准。本文要求保护的主题不限于解决任何缺点或仅在环境(如上面所述的那些环境)中操作的实施方式。相反，仅提供该背景以示出其中可以实施本文中描述的一些实施方式的一个示例性

技术实现思路
一些示例实施方式一般涉及信号转换。在示例实施方式中，电路可以包括被配置成接收具有第一电压摆幅的输入信号的输入端子以及被配置成输出具有不同于第一电压摆幅的第二电压摆幅的输出信号的输出端子。电路还可以包括第一晶体管、第二晶体管和第三晶体管、放大器、第一电阻和第二电阻。第一晶体管可以包括第一栅极端子和第一漏极端子。第一栅极端子可以耦接至输入端子。第二晶体管可以包括第二栅极端子、第二源极端子和第二漏极端子。第二源极端子可以耦接至第一漏极端子。放大器可以包括第一放大器输入端子和第二放大器输入端子以及放大器输出端子。放大器输出端子可以耦接至第二栅极端子。第二放大器输入端子可以被配置成接收控制电压。第一电阻可以耦接在第二源极端子和第二放大器输入端子之间。第三晶体管可以包括第三栅极端子、第三源极端子和第三漏极端子。第三源极端子可以耦接至第一电压，并且第三漏极端子可以耦接至输出端子。第二电阻可以耦接在第三栅极端子和放大器输出端子之间。第四晶体管可以包括第四栅极端子、第四源极端子和第四漏极端子。第四源极端子可以耦接至第二电压，第四漏极端子可以耦接至输出端子，并且第四栅极端子可以耦接至第二漏极端子。在又一示例实施方式中，电路可以包括输入端子和输出端子，输入端子被配置成接收具有第一电压摆幅的输入信号。电路还可以包括第一晶体管、第二晶体管、第三晶体管和控制电路。第一晶体管可以包括第一栅极端子、第一源极端子和第一漏极端子。第二晶体管可以包括第二栅极端子、第二源极端子和第二漏极端子。第二漏极端子可以耦接至输出端子，并且第二源极端子可以耦接至第一电压。第三晶体管可以包括第三栅极端子、第三源极端子和第三漏极端子。第三漏极端子可以耦接至输出端子，第三源极端子可以耦接至第二电压，并且第三栅极端子可以耦接至第一漏极端子。控制电路可以耦接至输入端子、第一栅极端子和第二栅极端子。控制电路可以被配置成基于输入信号调整提供给第一栅极端子和第二栅极端子的电压，使得第二晶体管响应于输入信号处于第一逻辑电平而导通，并且使得第三晶体管响应于输入信号处于第二逻辑电平而导通，以生成在输出端子上输出的输出信号。因此，输出信号的第二电压摆幅可以不同于输入信号的第一电压摆幅。提供本
技术实现思路
来以简化的形式引入下面在具体实施方式中进一步描述的一些概念。本
技术实现思路
不旨在标识所要求保护的主题的关键特征或基本特性，也不旨在用于帮助确定所要求保护的主题的范围。本专利技术的附加特征和优点将在随后的描述中阐述，或者可以通过实施本专利技术而获知。本专利技术的特征和优点可以通过在所附权利要求中特别指出的仪器和组合来实现和获得。根据下面的描述和所附权利要求，本专利技术的这些和其它特征将变得更加显而易见，或者可以通过如下文所阐述的本专利技术的实施来获知。附图说明将通过参考在附图中示出的其实施方式来呈现本专利技术的更具体的描述。应当理解的是，这些附图仅描绘了本专利技术的一些实施方式，因此不应被认为是对其范围的限制。将通过使用附图用附加的特征和细节来描述和说明本专利技术，其中：图1A示出了示例信号转换电路；图1B示出了具有两个差分信号的曲线图；图2A示出了另一示例信号转换电路；图2B示出了图2A的信号转换电路中的控制电路的示例实现；图3A示出了另一示例信号转换电路；图3B示出了图3A的信号转换电路中的控制电路的示例实现；以及图4是其中可以转换信号的示例光电子模块的立体图。具体实施方式图1A示出了根据本文描述的至少一些实施方式布置的示例信号转换电路100(“电路100”)。通常，电路100可以被配置成接收第一差分信号，并将第一差分信号转换为第二差分信号。第二差分信号可以包括与第一差分信号的电压摆幅不同的电压摆幅。具体地，第二差分信号的电压摆幅可以大于第一差分信号的电压摆幅。在这些和其它实施方式中，差分信号的电压摆幅可以指表示由差分信号携载的数据的逻辑低值的电压与表示由差分信号携载的数据的逻辑高值的电压之间的差。图1B示出了根据本文描述的至少一些实施方式布置的具有第一差分信号160和第二差分信号170及其相应的电压摆幅的曲线图150。第一差分信号160可以包括第一信号160a和第二信号160b。第二差分信号170可以包括第一信号170a和第二信号170b。曲线图150还可以示出第一差分信号160的第一电压摆幅166和第二差分信号170的第二电压摆幅176。如所示的，第一电压摆幅166可以大于第二电压摆幅176。再参照图1A，电路100可以包括第一输入端子102和第二输入端子103、第一输出端子104和第二输出端子105、控制电路110以及第一晶体管112、第二晶体管113、第三晶体管114和第四晶体管115。每个晶体管可以包括栅极端子、源极端子和漏极端子。如图1所示，源极端子可以是具有箭头的端子，栅极端子可以是具有平行水平线的端子，漏极端子可以是其他端子。第一输入端子102和第二输入端子103可以耦接至控制电路110。控制电路110可以耦接至第一晶体管112、第二晶体管113、第三晶体管114和第四晶体管115中的每一个的栅极端子。第一晶体管112和第二晶体管113中的每一个的源极端子可以耦接至第一电压V1。第三晶体管114和第四晶体管115中的每一个的源极端子可以耦接至第二电压V2。第一晶体管112和第三晶体管114的漏极端子可以耦接至第一输出端子104。第二晶体管113和第四晶体管115的漏极端子可以耦接至第二输出端子105。第一输入端子102和第二输入端子103可以被配置成向控制电路110提供输入差分信号。控制电路110可以被配置成：基于所接收的输入差分信号来调整第一晶体管112、第二晶体管113、第三晶体管114和第四晶体管115中的每一个的栅极端子上的电压，以在第一输出端子104和第二输出端子105上生成输出差分信号。输出差分信号的电压摆幅可以在第一电压V1与第二电压V2之间。在这些和其他实施方式中，输出差分信号的电压摆幅可以大于输入差分信号的电压信号。在一些实施方式中，输出差分信号的电压摆幅可以包括中本文档来自技高网...

【技术保护点】
一种电路，包括：输出端子；输入端子，其被配置成接收具有第一电压摆幅的输入信号；第一晶体管，其包括第一栅极端子、第一源极端子和第一漏极端子；第二晶体管，其包括第二栅极端子、第二源极端子和第二漏极端子，所述第二漏极端子耦接至所述输出端子，并且所述第二源极端子耦接至第一电压；第三晶体管，其包括第三栅极端子、第三源极端子和第三漏极端子，所述第三漏极端子耦接至所述输出端子，所述第三源极端子耦接至第二电压，并且所述第三栅极端子耦接至所述第一漏极端子；以及控制电路，其耦接至所述输入端子、所述第一栅极端子和所述第二栅极端子，所述控制电路被配置成基于所述输入信号来调整被提供至所述第一栅极端子和所述第二栅极端子的电压，使得所述第二晶体管响应于所述输入信号处于第一逻辑电平而导通，并且使得所述第三晶体管响应于所述输入信号处于第二逻辑电平而导通，以生成在所述输出端子上输出的输出信号，其中，所述输出信号的第二电压摆幅与所述输入信号的第一电压摆幅不同。

【技术特征摘要】
【国外来华专利技术】2014.06.30 US 62/018,792;2015.06.12 US 14/738,4721.一种电路，包括：输出端子；输入端子，其被配置成接收具有第一电压摆幅的输入信号；第一晶体管，其包括第一栅极端子、第一源极端子和第一漏极端子；第二晶体管，其包括第二栅极端子、第二源极端子和第二漏极端子，所述第二漏极端子耦接至所述输出端子，并且所述第二源极端子耦接至第一电压；第三晶体管，其包括第三栅极端子、第三源极端子和第三漏极端子，所述第三漏极端子耦接至所述输出端子，所述第三源极端子耦接至第二电压，并且所述第三栅极端子耦接至所述第一漏极端子；以及控制电路，其耦接至所述输入端子、所述第一栅极端子和所述第二栅极端子，所述控制电路被配置成基于所述输入信号来调整被提供至所述第一栅极端子和所述第二栅极端子的电压，使得所述第二晶体管响应于所述输入信号处于第一逻辑电平而导通，并且使得所述第三晶体管响应于所述输入信号处于第二逻辑电平而导通，以生成在所述输出端子上输出的输出信号，其中，所述输出信号的第二电压摆幅与所述输入信号的第一电压摆幅不同。2.根据权利要求1所述的电路，其中，所述第一电压摆幅的中间电压偏离所述第二电压摆幅的中间电压。3.根据权利要求2所述的电路，其中，所述第二电压摆幅在所述第一电压和所述第二电压之间，并且所述第二电压在地电位处。4.根据权利要求1所述的电路，还包括：耦接至所述输出端子的占空比感测电路，所述占空比感测电路被配置成检测所述输出信号的占空比，并且向所述控制电路提供所检测的占空比的指示。5.根据权利要求4所述的电路，其中，所述控制电路还被配置成：基于所述输入信号和所检测的占空比的指示来调整被提供至所述第一栅极端子、所述第一源极端子和所述第二栅极端子的电压，以生成具有调整的占空比的输出信号。6.根据权利要求1所述的电路，还包括：被配置成接收控制信号的控制端子，其中，所述控制端子耦接至所述控制电路，并且所述控制电路被配置成基于所述控制信号来调整所述输出信号的占空比。7.根据权利要求6所述的电路，其中，所述控制信号是电压信号。8.根据权利要求1所述的电路，其中，所述输入信号是电流模式逻辑差分信号的第一信号，而所述输出信号是互补金属氧化物半导体差分信号的第一信号。9.根据权利要求1所述的电路，还包括：第一中间晶体管，其包括第一中间栅极端子、第一中间源极端子和第一中间漏极端子，所述第一中间漏极端子耦接至所述第一漏极端子、所述第一中间栅极端子和所述第三栅极端子，并且所述第一中间源极端子耦接至所述第二电压；以及第二中间晶体管，其包括第二中间栅极端子、第二中间源极端子和第二中间漏极端子，所述第二中间漏极端子耦接至所述第一源极端子，并且所述第二中间栅极端子耦接至所述输入端子。10.根据权利要求1所述的电路，还包括：第二输出端子；第二输入端子，其被配置成接收具有第一电压摆幅的第二输入信号，其中，所述输入信号和所述第二输入信号形成输入差分信号；第四晶体管，其包括第四栅极端子、第四源极端子和第四漏极端子；第五晶体管，其包括第五栅极端子、第五源极端子和第五漏极端子，所述第五漏极端子耦接至所述第二输出端子，并且所述第五源极端子耦接至所述第一电压；以及第六晶体管，其包括第六栅极端子、第六源极端子和第六漏极端子，所述第六漏极端子耦接至所述第二输出端子，所述第六源极端子耦接至所述第二电压，并且所述第六栅极端子耦接至所述第四漏极端子，其中，所述控制电路还耦接至所述第二输入端子、所述第四栅极端子和所述第五栅极端子，所述控制电路被配置成基于所述第二输入信号来调整被提供至所述第四栅极端子和所述第五栅极端子的电压，使得所述第四晶体管响应于所述第二输入信号处于所述第一逻辑电平而导通，并且使得所述第五晶体管响应于所述第二输入信号处于所述第二逻辑电平而导通，以生成在所述第二输出端子上输出的第二输出信号...

【专利技术属性】
技术研发人员：阮氏玲，
申请(专利权)人：菲尼萨公司，
类型：发明
国别省市：美国;US