一种高速接口数据发送与接收的方法和装置制造方法及图纸

本发明专利技术涉及通信领域，公开了一种高速接口数据发送与接收的方法和装置，用以避免因频率过高引起的数据采样序列错误，以及高频引起的测量工作和测量成本的增加，该方法为：在TX端配置clock generation模块和data generation模块，以及在RX端配置data check模块和data receiver模块；TX端根据系统通知确定比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。这样，不仅电路简单、易于实现、便于接口调试，同时也有效避免了因频率过高引起的数据采样序列错误，以及降低了测量成本。

【技术实现步骤摘要】

本专利技术涉及通信领域，特别涉及一种高速接口数据发送与接收的方法和装置。
技术介绍
随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而关于高速接口数据发送与接收则是其中一个重要的内容。现有技术中，基于高速接口数据发送与接收的方法主要有两种，一种方法是在发送(Transmitter，TX)端，数据(data)和时钟信号(clock，clk)保持同步发出；在接收(Receiver，RX)端，直接用clk来采样data。为确保clk正确采样到data，在TX端和RX端间的传输应保证data和clk间的相位同步，具体参阅图1。然而，此技术仅适用于时钟频率比较低的电路，随着频率的提升，越来越难保证data和clk的同步关系，当data和clk相位相差过大时，数据采样就可能出错。另一种方法是在TX端，data和clk保持同步发出；在RX端端，有相位调整模块，可以把clk调整到不同的相位。在正常工作之前，首先需要测量在集成电路(IntegratedCircuit，IC)内部，或者IC内部及印刷电路板(PrintCircuitBroad，pcb)上，data和clk各自的延时，计算出他们的延时差值；其次，根据延时差值以及clk的工作频率，对应配置合适的相位调整值，确保调整过相位的clk能够正确采样到data，具体参阅图2。这种方法虽然解决了上述方案中时钟频率高且data和clk相位差过大时，采样data可能出现错误的问题。但是，这里需要测量不同IC，不同pcb上，data和clk各自的延时，带来大量的测量工作，增加测量成本。
技术实现思路
本专利技术实施例提供一种高速接口数据发送与接收的方法和装置，用以解决现有技术中存在频率提升时，data与clk难以同步导致的数据采样错误，以及高频引起的测量工作和测量成本增加的问题。本专利技术实施例提供的具体技术方案如下：一种高速接口数据发送与接收的方法，包括：在测试模式下，TX端生成测试序列并将测试序列发往RX端，以及对输入的时钟信号进行相位调整，并将相位调整结果发往RX端；RX端基于获得的相位调整结果对接收的data进行采样，获得采样结果，并将采样结果依次进行存储，获得采样序列，以及将获得的采样序列与预设的测试样本进行比较，获得比较结果；其中，所述TX端根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。这样，不仅电路简单、易于实现、便于接口调试，也有效避免了因频率过高引起的数据采样序列错误，而且有效较低了测量成本。较佳的，TX端生成测试序列并将测试序列发往RX端，包括：TX端循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；RX端基于获得的相位调整结果对接收的data进行采样，获得采样结果，并将采样结果依次进行存储，获得采样序列，以及将获得的采样序列与预设的测试样本进行比较，获得比较结果，包括：RX端分别将获得的采样序列依次保存在对应的存储空间中，各个存储空间中保存的采样序列顺序更新，当确定最早更新的存储空间至最晚更新的存储空间中依次分别保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取各个部分采样序列进行合并后与预设的测试样本进行比较，获得比较结果。较佳的，进一步包括：若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；若时钟信号为高频信号，则在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整。较佳的，进一步包括：根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本一致时，停止产生测试序列，并由当前的测试模式切换至工作模式。一种高速接口数据发送与接收的装置，包括：TX端和RX端，所述TX端包括datageneration模块和clockgeneration模块，所述RX端包括datareceiver模块和datacheck模块，其中，在测试模式下，所述datageneration模块，用于生成测试序列，并将测试序列发往RX端；所述clockgeneration模块，用于对输入的时钟信号进行相位调整，并将相位调整结果发往RX端所述datareceiver模块，用于基于获得的相位调整结果对接收的data进行采样，获得采样结果；所述datacheck模块，用于将获得的采样结果依次进行存储，获取采样序列，并将采样序列与预设的测试样本进行比较，获得比较结果；其中，所述clockgeneration模块根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。这样，不仅电路简单、易于实现、便于接口调试，同时也有效避免了因频率过高引起的数据采样序列错误，以及有效降低了测量成本。较佳的，所述datageneration模块具体用于：循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；所述datacheck模块具体用于：分别将获得的采样序列依次保存在对应的寄存器中，各个寄存器中保存的采样序列顺序更新，当确定最早更新的寄存器至最晚更新的寄存器中依次分别保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取各个部分采样序列进行合并后与预设的测试样本进行比较。较佳的，所述clockgeneration模块进一步用于：若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；若时钟信号为高频信号，在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整。较佳的，所述datageneration模块进一步用于：根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本一致时，停止产生测试序列，并由当前的测试模式切换至工作模式。附图说明图1和图2为现有技术下数据传输装置结构示意图；图3为本专利技术实施例中数据传输装置结构示意图；图4为本专利技术实施例中数据传输流程图。具体实施方式为了解决频率提升时data与clk难以同步导致的数据采样错误，以及避免大量的测量工作和测量成本，本专利技术实施例中，提出了一种本文档来自技高网...

【技术保护点】
一种高速接口数据发送与接收的装置，其特征在于，包括发送TX端和接收RX端，所述TX端包括数据产生data generation模块和时钟产生clock generation模块，所述RX端包括数据接收data receiver模块和数据检测data check模块，其中，在测试模式下，所述data generation模块，用于生成测试序列，并将测试序列发往RX端；所述clock generation模块，用于对输入的时钟信号进行相位调整，并将相位调整结果发往RX端；所述data receiver模块，用于基于获得的相位调整结果对接收的data进行采样，获得采样结果；所述data check模块，用于将获得的采样结果依次进行存储，获取采样序列，并将采样序列与预设的测试样本进行比较，获得比较结果；其中，所述clock generation模块根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。

【技术特征摘要】
1.一种高速接口数据发送与接收的装置，其特征在于，包括发送TX端和
接收RX端，所述TX端包括数据产生datageneration模块和时钟产生clock
generation模块，所述RX端包括数据接收datareceiver模块和数据检测datacheck
模块，其中，在测试模式下，
所述datageneration模块，用于生成测试序列，并将测试序列发往RX端；
所述clockgeneration模块，用于对输入的时钟信号进行相位调整，并将相
位调整结果发往RX端；
所述datareceiver模块，用于基于获得的相位调整结果对接收的data进行采
样，获得采样结果；
所述datacheck模块，用于将获得的采样结果依次进行存储，获取采样序列，
并将采样序列与预设的测试样本进行比较，获得比较结果；
其中，所述clockgeneration模块根据系统通知确定所述比较结果表征获得
的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，
直至确定重新获得的采样序列与预设的测试样本一致为止。
2.如权利要求1所述的装置，其特征在于，所述datageneration模块具体
用于：
循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试
序列；
所述datacheck模块具体用于：
分别将获得的采样序列依次保存在对应的寄存器中，各个寄存器中保存的
采样序列顺序更新，当确定最早更新的寄存器至最晚更新的寄存器中依次分别
保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取
各个部分采样序列合并后与预设的测试样本进行比较。
3.如权利要求1或2所述的装置，其特征在于，所述clockgeneration模块

\t进一步用于：
若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一
致时，采用反相器对时钟信号进行相位调整；
若时钟信号为高频信号，则在确定获得的采样序列和预设的测试样本不一
致时，依次采用预设的多种调整相位对时钟信号进行相位调整。
4.如权利要求1或2所述的装置，其特征在于，所述datagene...

【专利技术属性】
技术研发人员：傅文海，
申请(专利权)人：炬芯珠海科技有限公司，
类型：发明
国别省市：广东;44