一种Uboot的升级控制系统及方法技术方案

本发明专利技术公开了一种Uboot的升级控制系统及方法，该系统包括：主CPU；第一存储单元与第二存储单元，通过总线与该主CPU连接，用于存储Uboot和其它相关程序；微处理器，与该主CPU连接，并连接该第一存储单元、第二存储单元，本发明专利技术实现了一种新的Uboot升级方式，可防止因UBoot升级失败，导致产品无法启动的问题出现。

【技术实现步骤摘要】

本专利技术涉及系统更新领域，特别是涉及一种Uboot的升级控制系统及方法。
技术介绍
UBoot的全称为UniversalBootLoader，是目前使用最为广泛的开源引导程序(bootloader)，支持大多数的主流32位硬件平台和主流操作系统的引导，它有丰富的指令和外设驱动，可满足绝大多数此类系统的需要。由于UBoot里面包含一些硬件的驱动程序，有时需要对产品的UBoot驱动程序进行升级，或者后期发现UBoot存在BUG，需要进行升级处理，以增强系统的稳定性。但是如果升级失败，将导致整个产品无法启动，产品将无法使用。目前比较重要的局端设备，会采用单Flash芯片进行备份，也就是在单Flash中分出一段空间来备份UBoot，但是这样做需要增加Flash容量，也会消耗一定的CPU资源，同时该方案导致系统不够稳定，即如果该Flash损坏，产品将无法启动。因此，实有必要提出一种新的Uboot升级方式，以防止UBoot升级失败，导致产品无法启动。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种Uboot的升级控制系统及方法，以防止UBoot升级失败，导致产品无法启动的问题出现。为达上述及其它目的，本专利技术提出一种Uboot的升级控制系统，包括：主CPU；第一存储单元与第二存储单元，通过总线与该主CPU连接，用于存储Uboot和其它相关程序；微处理器，与该主CPU连接，并连接该第一存储单元、第二存储单元。进一步地，该微处理器向该主CPU提供复位信号，该主CPU向该微处理器发送指示信号，该微处理器根据该主CPU的指示信号进行逻辑判断及处理，选择该第一存储单元或该第二存储单元。进一步地，该主CPU和该微处理器之间通过两个GPIO接口相连接。进一步地，该第一存储单元、第二存储单元与该主CPU通过SPI总线连接。进一步地，该微处理器通过控制第一片选信号、第二片选信号选择该第一存储单元或第二存储单元。进一步地，该第一存储单元与该第二存储单元为Flash。为达到上述目的，本专利技术还提供一种Uboot的升级控制方法，包括如下步骤：步骤一，于Uboot正常启动后，当主CPU检测到Uboot升级命令时，主CPU升级第一存储单元中的Uboot程序并重启系统，主CPU从第一存储单元中启动；步骤二，微处理器是否在预设时间内接收到该主CPU的指示信号；步骤三，若在预设时间内，该微处理器未收到主CPU的指示信号，则该微处理器发送复位信号至该主CPU，使其重启，同时，该微处理器发送第二片选信号，使该主CPU从第二存储单元中启动，。步骤四，于UBoot启动完成后，该主CPU发送指示信号给该微处理器。进一步地，还步骤四后还包括如下步骤：该主CPU重新检查是否需要升级Uboot；若需要升级Uboot，则该主CPU重新升级第一存储单元中的Uboot程序。进一步地，于步骤一之前，还包括如下步骤：系统于启动时，由该微处理器发送第一片选信号与复位信号，以使该主CPU从第一存储单元中启动；当Uboot启动完成后，该主CPU发送指示信号至微处理器。进一步地，于步骤三中中，若在预设时间内，该微处理器接收到该主CPU的指示信号，则不进行其它动作。与现有技术相比，本专利技术一种Uboot的升级控制系统及方法通过利用第二存储单元备份Uboot及其相关程序，并于升级失败时，通过微处理器来控制主CPU从第二存储单元中启动，保证了产品的正常启动，避免了因UBoot升级失败而导致产品无法启动的问题。附图说明图1为本专利技术一种Uboot的升级控制系统的系统架构图；图2为本专利技术一种Uboot的升级控制系统之较佳实施例的硬件结构示意图；图3为本专利技术之Uboot的升级控制系统较佳实施例的工作流程示意图；图4为本专利技术一种Uboot的升级控制方法的步骤流程图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图1为本专利技术一种Uboot的升级控制系统的系统架构图。如图1所示，本专利技术一种Uboot的升级控制系统，包括：主CPU101、第一存储单元102、第二存储单元103以及微处理器104。其中，主CPU101为产品的的主处理器；第一存储单元102与第二存储单元103与主CPU101通过SPI(SerialPeripheralInterface，串行外设接口)总线连接，用于存储UBoot和其它相关程序，第二存储单元103主要用于备份，在本专利技术较佳实施例中，第一存储单元102与第二存储单元103为FlashA与FlashB，两块Flash在出厂的时候，烧录的文件是一样的，其中FlashB主要是用于备份；微处理器104与主CPU101连接，并通过第一片选信号CS0连接第一存储单元102，第二片选信号CS1连接第二存储单元103，微处理器104用于根据主CPU101的指示信号进行逻辑判断及处理，具体地说，由主CPU101向微处理器104提供指示信号，微处理器104向主CPU提供复位信号，同时，第一片选信号CS0与第二片选信号CS1由微处理器104控制。图2为本专利技术一种Uboot的升级控制系统之较佳实施例的硬件结构示意图。在本专利技术较佳实施例中，主CPU101为产品的主处理器，第一存储单元102与第二存储单元102为FlashA与FlashB，FlashA与FlashB主要是存储UBoot和其它相关程序，两块Flash在出厂的时候，烧录的文件是一样的，其中FlashB主要是用于备份的；微处理器104为MCS51单片机，其主要功能为提供逻辑判断和处理，主CPU与两个Flash之间是通过SPI总线连接，该总线包括MISO、MOSI、SCLK和片选CS信号，但该总线的片选信号CS由单片机控制。主CPU和单片机之间通过两个GPIO接口(GeneralPurposeInputOutput，通用输入/输出)相连接，分别在需要的时候，主CPU向单片机提供指示信号、单片机向主CPU提供复位信号。图3为本专利技术之Uboot的升级控制系统较佳实施例的工作流程示意图。首先在启动的时候，MCS51单片机发送CS0片选信号和复位信号，其中片选信号CS0是为了使主CPU选中FlashA，复本文档来自技高网...

【技术保护点】
一种Uboot的升级控制系统，包括：主CPU；第一存储单元与第二存储单元，通过总线与该主CPU连接，用于存储Uboot和其它相关程序；微处理器，与该主CPU连接，并分别连接该第一存储单元、第二存储单元。

【技术特征摘要】
1.一种Uboot的升级控制系统，包括：
主CPU；
第一存储单元与第二存储单元，通过总线与该主CPU连接，用于存储Uboot
和其它相关程序；
微处理器，与该主CPU连接，并分别连接该第一存储单元、第二存储单元。
2.如权利要求1所述的一种Uboot的升级控制系统，其特征在于：该微
处理器向该主CPU提供复位信号，该主CPU向该微处理器发送指示信号，该微
处理器根据该主CPU的指示信号进行逻辑判断及处理，选择该第一存储单元或
该第二存储单元。
3.如权利要求2所述的一种Uboot的升级控制系统，其特征在于：该主
CPU和该微处理器之间通过两个GPIO接口相连接。
4.如权利要求1所述的一种Uboot的升级控制系统，其特征在于：该第
一存储单元、第二存储单元与该主CPU通过SPI总线连接。
5.如权利要求2所述的一种Uboot的升级控制系统，其特征在于：该微
处理器通过控制第一片选信号、第二片选信号选择该第一存储单元或第二存储
单元。
6.如权利要求5所述的一种Uboot的升级控制系统，其特征在于：该第
一存储单元与该第二存储单元为Flash。
7.一种Uboot的升级控制方法，包括如下步骤：
步骤一，于Uboot正常启动后，当主CPU...

【专利技术属性】
技术研发人员：张艺阳，裴志刚，
申请(专利权)人：上海斐讯数据通信技术有限公司，
类型：发明
国别省市：上海;31