PCIE设备通信系统技术方案

一种PCIE设备通信系统，包括一中央处理器、一平台控制中枢、一第一电子开关、一第二电子开关、一PCIE接口、一第一PCIE设备、一PCIE插槽及一第二PCIE设备。当所述平台控制中枢侦测到所述PCIE接口与所述第一PCIE设备相连时，所述平台控制中枢控制所述第一及第二电子开关，以使所述中央处理器与所述第一PCIE设备通信，所述平台控制中枢与所述第二第二PCIE设备通信。当所述平台控制中枢侦测到所述PCIE接口未与所述第一PCIE设备相连时，所述平台控制中枢控制所述第一及第二电子开关，以使所述中央处理器与所述第二PCIE设备通信。本发明专利技术PCIE设备通信系统能将与所述平台控制中枢通信的第二PCIE设备切换到与所述中央处理器进行通信。

【技术实现步骤摘要】

本专利技术涉及一种PCIE设备通信系统。
技术介绍
电子设备(如服务器)的CPU（centralprocessingunit，中央处理器）及PCH（platformcontrollerhub，平台控制中枢）都有用于连接PCIE（PeripheralComponentInterconnectExpress，外围元件互联高速）设备的PCIE接口。然而，CPU的PCIE总线支持PCIE3.0协议，最大传输速度为8GT/s，PCH的PCIE总线仅支持PCIE2.0协议，最大传输速度为5GT/s。显然，CPU传输PCIE信号的速度比PCH传输PCIE信号的速度快，并且支持PCIE3.0协议的PCIE设备与CPU相连，将会获取最大的传输速度，其性能也会得到更好地发挥。但是，如果CPU上有闲置的PCIE接口而支持PCIE3.0协议的PCIE设备仍与PCH通讯时，这样不仅使得CPU上闲置的PCIE接口没有得到充分的利用，还会影响PCIE设备的性能的发挥。
技术实现思路
鉴于上述内容，有必要提供一种能将与PCH通信的PCIE设备切换到与CPU进行通信的PCIE设备通信系统。一种PCIE设备通信系统，包括一中央处理器、一平台控制中枢、一第一电子开关、一第二电子开关、一PCIE接口、一第一PCIE设备、一PCIE插槽及一第二PCIE设备，所述中央处理器包括一第一信号接口，所述平台控制中枢包括一信号接口、一第一通用输入输出引脚及一第二通用输入输出引脚，所述第一及第二电子开关均包括一第一端、一第二端、一第三端及一第四端，所述第一电子开关的第一端与所述中央处理器的第一信号接口相连，所述第一电子开关的第二端与所述PCIE接口相连，所述第一电子开关的第三端与所述第二电子开关的第三端相连，所述第一电子开关的第四端与所述平台控制中枢的第一通用输入输出引脚相连，所述第二电子开关的第一端与所述PCIE插槽相连，所述第二电子开关的第二端与所述平台控制中枢的信号接口相连，所述第二电子开关的第四端与所述平台控制中枢的第一通用输入输出引脚相连，所述平台控制中枢的第二通用输入输出引脚与所述PCIE接口相连，所述PCIE接口用于连接所述第一PCIE设备，所述PCIE插槽用于连接所述第二PCIE设备，所述平台控制中枢通过所述第二通用输入输出引脚侦测所述PCIE接口是否与所述第一PCIE设备相连，当侦测到所述PCIE接口与所述第一PCIE设备相连时，所述平台控制中枢的第一通用输入输出引脚输出一第一控制信号给所述第一及第二电子开关的第四端，所述第一电子开关的第一端与第二端相连，所述中央处理器通过所述第一信号接口、所述第一电子开关的第一端及第二端及所述PCIE接口与所述第一PCIE设备通信，所述第二电子开关的第一端与第二端相连，所述平台控制中枢通过所述平台控制中枢的信号接口、所述第二电子开关的第一及第二端及所述PCIE插槽与所述第二PCIE设备通信，当侦测到所述PCIE接口未与所述第一PCIE设备相连时，所述平台控制中枢的第一通用输入输出引脚输出一第二控制信号给所述第一及第二电子开关的第四端，所述第一电子开关的第一端与第三端相连，所述第二电子开关的第一端与第三端相连，所述中央处理器通过所述第一信号接口、所述第一电子开关的第一端及第三端、所述第二电子开关的第一端及第三端及所述PCIE插槽与所述第二PCIE设备通信。本专利技术PCIE设备通信系统通过所述平台控制中枢侦测所述PCIE接口是否与所述第一PCIE设备相连，并在侦测到所述PCIE接口未与所述第一PCIE设备相连时，所述平台控制中枢控制所述第一及第二电子开关将原来与所述平台控制中枢通信的第二PCIE设备切换到与所述中央处理器的第一信号接口相连，以实现所述中央处理器与所述第二PCIE设备之间的通信。附图说明下面参照附图结合较佳实施方式对本专利技术作进一步详细描述：图1为本专利技术PCIE设备通信系统的较佳实施方式的原理框图。主要元件符号说明PCIE设备通信系统100CPU10第一信号接口12第一信号接口16PCH20信号接口22第一GPIO引脚26第二GPIO引脚28第一电子开关30第二电子开关40PCIE接口50第一PCIE设备60PCIE插槽70第二PCIE设备80第三PCIE设备90如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式请参考图1，本专利技术PCIE设备通信系统100的较佳实施方式包括一CPU（centralprocessingunit，中央处理器）10、一PCH（platformcontrollerhub，平台控制中枢）20、一第一电子开关30、一第二电子开关40、一PCIE（PeripheralComponentInterconnectExpress，外围元件互联高速）接口50、一第一PCIE设备60、一PCIE插槽70、一第二PCIE设备80及一第三PCIE设备90。所述CPU10包括一第一信号接口12、一第二信号接口16。所述PCH20包括一信号接口22、一第一GPIO（generalpurposeinputoutput，通用输出输出）引脚26及一第二GPIO引脚28。所述第一电子开关30及所述第二电子开关40均包括一第一端A1、一第二端B1、一第三端C1及一第四端S1。在其它实施方式中，所述CPU10及所述PCH20所包括的信号接口的数量可根据实际情况进行相应调整。所述第一电子开关30的第一端A1与所述CPU10的第一信号接口12相连。所述第一电子开关30的第二端B1与所述PCIE接口50相连。所述第一电子开关30的第三端C1与所述第二电子开关40的第三端C1相连。所述第一电子开关30的第四端S1与所述PCH20的第一GPIO引脚26相连。所述第二电子开关40的第一端A1与所述PCIE插槽70相连。所述第二电子开关40的第二端B1与所述PCH20的信号接口22相连。所述第二电子开关40的第四端S1与所述PCH20的第一GPIO引脚26相连。所述PCH20的第二GPIO引脚28与所述PCIE接口50相连。所述CPU10的第二信号接口16与所述第三PCIE设备90相连。所述PCIE接口50用于连接所述第一PCIE设备60。所述PCIE插槽70用于插接第二PCIE设备80。工作时，所述PCH20通过所述第一GPIO引脚26侦测所述PCIE接口50是否连接所述第一PCIE设备60。当侦测到所述PCIE接口50与所述第一PCIE设备60相连时，所述PCH20的第二GPIO引脚28输出一第一控制信号给所述第一电子开关30的第四端S1及所述第二电子开关40的第四端S1。所述第一电子开关30接收到所述第一控制信号后，所述第一电子开关30的第一端A1与第二端B1相连。所述CPU10通过所述第一信号接口12、所述第一电子开关30的第一端A1及第二端B1及所述PCIE接口50与所述第一PCIE设备60通信。所述第二电子开关40接收到所述第一控制信号后，所述第二电子开关40的第一端A1与第二端B1相连。所述PCH20通过所述信号接口22、所述第二电子开关40的第一端本文档来自技高网...

【技术保护点】
一种PCIE设备通信系统，包括一中央处理器、一平台控制中枢、一第一电子开关、一第二电子开关、一PCIE接口、一第一PCIE设备、一PCIE插槽及一第二PCIE设备，所述中央处理器包括一第一信号接口，所述平台控制中枢包括一信号接口、一第一通用输入输出引脚及一第二通用输入输出引脚，所述第一及第二电子开关均包括一第一端、一第二端、一第三端及一第四端，所述第一电子开关的第一端与所述中央处理器的第一信号接口相连，所述第一电子开关的第二端与所述PCIE接口相连，所述第一电子开关的第三端与所述第二电子开关的第三端相连，所述第一电子开关的第四端与所述平台控制中枢的第一通用输入输出引脚相连，所述第二电子开关的第一端与所述PCIE插槽相连，所述第二电子开关的第二端与所述平台控制中枢的信号接口相连，所述第二电子开关的第四端与所述平台控制中枢的第一通用输入输出引脚相连，所述平台控制中枢的第二通用输入输出引脚与所述PCIE接口相连，所述PCIE接口用于连接所述第一PCIE设备，所述PCIE插槽用于连接所述第二PCIE设备，所述平台控制中枢通过所述第二通用输入输出引脚侦测所述PCIE接口是否与所述第一PCIE设备相连，当侦测到所述PCIE接口与所述第一PCIE设备相连时，所述平台控制中枢的第一通用输入输出引脚输出一第一控制信号给所述第一及第二电子开关的第四端，所述第一电子开关的第一端与第二端相连，所述中央处理器通过所述第一信号接口、所述第一电子开关的第一端及第二端及所述PCIE接口与所述第一PCIE设备通信，所述第二电子开关的第一端与第二端相连，所述平台控制中枢通过所述平台控制中枢的信号接口、所述第二电子开关的第一及第二端及所述PCIE插槽与所述第二PCIE设备通信，当侦测到所述PCIE接口未与所述第一PCIE设备相连时，所述平台控制中枢的第一通用输入输出引脚输出一第二控制信号给所述第一及第二电子开关的第四端，所述第一电子开关的第一端与第三端相连，所述第二电子开关的第一端与第三端相连，所述中央处理器通过所述第一信号接口、所述第一电子开关的第一端及第三端、所述第二电子开关的第一端及第三端及所述PCIE插槽与所述第二PCIE设备通信。...

【技术特征摘要】
1.一种PCIE设备通信系统，包括一中央处理器、一平台控制中枢、一第一电子开关、一第二电子开关、一PCIE接口、一第一PCIE设备、一PCIE插槽及一第二PCIE设备，所述中央处理器包括一第一信号接口，所述平台控制中枢包括一信号接口、一第一通用输入输出引脚及一第二通用输入输出引脚，所述第一及第二电子开关均包括一第一端、一第二端、一第三端及一第四端，所述第一电子开关的第一端与所述中央处理器的第一信号接口相连，所述第一电子开关的第二端与所述PCIE接口相连，所述第一电子开关的第三端与所述第二电子开关的第三端相连，所述第一电子开关的第四端与所述平台控制中枢的第一通用输入输出引脚相连，所述第二电子开关的第一端与所述PCIE插槽相连，所述第二电子开关的第二端与所述平台控制中枢的信号接口相连，所述第二电子开关的第四端与所述平台控制中枢的第一通用输入输出引脚相连，所述平台控制中枢的第二通用输入输出引脚与所述PCIE接口相连，所述PCIE接口用于连接所述第一PCIE设备，所述PCIE插槽用于连接所述第二PCIE设备，所述平台控制中枢通过所述第二通用输入输出引脚侦测所述PCIE接口是否与所述第一PCIE设备相连，当侦测到所述PCIE接口与所述第一PCIE设...

【专利技术属性】
技术研发人员：吕和栋，郑盛村，周安林，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：广东;44