解码TYPE B卡片发送的BPSK调制信号的解码器制造技术

本发明专利技术公开了一种解码TYPE B卡片发送的BPSK调制信号的解码器，包括：一BPSK标准逻辑1波形产生电路，一信号同步位边界检测电路，一相关法计数器电路，一判决数据译码电路。利用对低速率副载波BPSK编码信号进行多窗口相关法判决解码，即检测TYPE B低速率1个比特位中多个副载波与标准逻辑1副载波相关程度来判断该比特位的逻辑0或1，解码TYPE B卡片发送的数据流。本发明专利技术能够提高所述解码器的抗干扰性能。

【技术实现步骤摘要】

本专利技术涉及非接触IC(集成电路)卡领域，特别是涉及一种解码ISO/IEC14443协议中TYPE(类型)B卡片发送的BPSK(二相相移键控)调制信号的解码器。
技术介绍
ISO/IEC14443协议中TYPEB卡片发送的BPSK调制信号有4种速率，副载波频率为fc/16，其中fc为载波频率13.56MHz。在不同速率的情况下，TYPEB卡片发送1位数据所需要的副载波BPSK调制信号个数不同。在848k速率时，需要1个副载波BPSK调制信号表示；在424k速率时，需要2个副载波BPSK调制信号表示；在212k速率时，需要4个副载波BPSK调制信号表示；在106k速率时，需要8个副载波BPSK调制信号表示。图1显示了ISO/IEC14443协议中TYPEB卡片发送的BPSK调制信号在106k波特速率发送数据逻辑0或1的编码波形(图中横轴是时间，纵轴是BPSK调制信号幅值)。从该编码波形中可以看到低速率106k1比特中的副载波信息量最多，逻辑1与0之间的变化在相位发生180°变化的时刻。其中，左侧虚线下方箭头所指示的位置为在副载波的标称边沿相位变化位置，右侧虚线下方箭头所指示的位置为下一个相位可能变化的位置。由于模拟电路解调出来的BPSK波形在实测中发现畸变并无规律，占空比和周期在106k速率1比特中的8个副载波期间可能根据数据流的不同、当前外部噪声和环境的干扰等因素，可能在偏前或者偏后的几个发生严重畸变。而传统的相关法解码，可能仅仅为了避免相位发生翻转时刻导致的畸变，而固定选取偏后几个波形或者偏前几个波形进行相关法解码出数据流逻辑，但是可能正因为如此，无法避免固定的相关窗口期间内发生的畸变导致的解码错误。
技术实现思路
本专利技术要解决的技术问题是提供一种解码ISO/IEC14443协议中TYPEB卡片发送的BPSK调制信号的解码器，能够进一步提高其抗干扰性能。为解决上述技术问题，本专利技术的解码ISO/IEC14443协议中TYPEB卡片发送的BPSK调制信号的解码器，包括：一BPSK标准逻辑1波形产生电路，用于在TYPEB同步期间TR1还未结束同步，检测到连续有效BPSK调制信号上升沿时，输出一个占空比为50％的BPSK标准副载波逻辑1波形信号；一信号同步位边界检测电路，用于在TR1还未结束同步时，检测TR1至帧头的切换，输出同步结束标志信号；一相关法计数器电路，与所述BPSK标准逻辑1波形产生电路和信号同步位边界检测电路相连接；用于在数据流逻辑0或者1被BPSK调制编码之后，用BPSK标准副载波和接收电路接收到的待解码波形在可配置选取的相关窗口下做同或逻辑处理，得到的相关性用计数器来累加计数；将一比特中多个副载波分前后组进行相关处理并计数，提高了解码的抗干扰性；一判决数据译码电路，与所述相关法计数器电路相连接；用于在得到相关法计数器的前后两组计数后，经过和理论临界值做差值，取绝对值大的那组计数值为有效逻辑判决译码的数据，并且根据该组计数值来解码该比特位的逻辑0或1。本专利技术针对106k波特速率，通过可配置的可选择的多窗口做相关解码，这样可以将同一比特内的多个副载波分成两组，从而选择两组中较好的一组信号质量作为解码评判依据，这种方式比起以往只固定截取一组，进而无法避免噪声和干扰发生而引起的解码错误，提高了解码器的抗干扰性能。本专利技术同样适用与ISO/IEC14443协议中TYPEB卡片发送的BPSK调制信号编码方式相似的信号的解码电路。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是BPSK调制信号的数据值为逻辑1或者0的波形示意图。图2是解码TYPEB卡片发送的BPSK调制信号的解码器结构框图。图3是输出标准占空比为50％和频率为847k逻辑1的BPSK波形示意图。图4是相关法计数器逻辑处理的示意图。具体实施方式参见图2所示，所述解码ISO/IEC14443协议中TYPEB卡片发送的BPSK信号的解码器，包括：一BPSK标准逻辑1波形产生电路，一信号同步位边界检测电路，一相关法计数器电路，一判决数据译码电路。所述解码器有3个输入信号，分别是：1、晶振时钟，称为rf_clk，频率为13.56MHz，即信号1；2、模拟射频解调模块解调输出的不带载波的副载波BPSK调制信号，称为komp，即待解码BPSK副载波，信号2；3、复位信号，称为rst_n，即信号8所述解码器有1个输出信号(解码数据)，位宽为1位，称为bpsk_stream，即信号7。所述BPSK标准逻辑1波形产生电路，采用时钟rf_clk信号1作为时钟信号，在BPSK调制信号komp信号2上升沿之间进行有效副载波的检测；即在TYPEB中TR1同步期间内，通过周期法计数器累加两个BPSK调制信号komp信号2上升沿之间的时钟rf_clk信号1的数值，如果计数值在14到16之间，则认为该BPSK副载波有效，并且在连续计数检测到4个有效副载波之后，在下一个副载波上升沿时输出BPSK标准逻辑1波形。如图3所示，komp信号初期为非有效的BPSK副载波，然后稳定之后，判别副载波有效的计数器valid_num开始由0递增跳变，直到计数为4以后，输出BPSK标准逻辑1波形golden_p信号3。根据ISO/IEC14443协议(以下简称“协议”)，副载波调制频率是时钟rf_clk信号1的16分频，所以输出的BPSK标准逻辑1波形为频率847k，占空比为50％的方波，信号3为之后的相关法计数电路所用。所述信号同步位边界检测电路，采用时钟rf_clk信号1作为时钟信号，用于在TR1同步期间还未结束的时候，检测TR1至SOF(帧头)的切换。根据协议，在TYPEB卡片发送一帧数据之前有一段TR1同步期间(TR1即表示TYPEB同步期间)，该期间BPSK调制信号周期固定且相位不发生变化，协议规定其为基准相位Φ0，代表逻辑1。当第一次BPSK调制信号komp信号2相位发生180°变化的时候，相位为Φ0+180°，即为TR1同步期间转换到SOF帧头的时刻，此时也是逻辑1向逻辑0变化的时候。如图1所示，同步位边界在相位翻转的高电平或者低电平中间，在相位翻转之前，用rf_clk信号1来检测两个上升沿komp信号2之间的时钟个数，如果一旦大于20个时钟数，则认为该次统计为检测到相位翻转，输出同步结束标志信号sync_ok信号4，表示同本文档来自技高网...

【技术保护点】
一种解码ISO/IEC 14443协议中TYPE B卡片发送的BPSK调制信号的解码器，其特征在于，包括：一BPSK标准逻辑1波形产生电路，用于在TYPE B同步期间TR1还未结束同步，检测到连续有效BPSK调制信号上升沿时，输出一个占空比为50％的BPSK标准副载波逻辑1波形信号；一信号同步位边界检测电路，用于在TR1还未结束同步时，检测TR1至帧头的切换，输出同步结束标志信号；一相关法计数器电路，与所述BPSK标准逻辑1波形产生电路和信号同步位边界检测电路相连接；用于在数据流逻辑0或者1被BPSK调制编码之后，用BPSK标准副载波和接收电路接收到的待解码波形在可配置选取的相关窗口下做同或逻辑处理，得到的相关性用计数器来累加计数；将一比特中多个副载波分前后组进行相关处理并计数；一判决数据译码电路，与所述相关法计数器电路相连接；用于在得到相关法计数器的前后两组计数后，经过和理论临界值做差值，取绝对值大的那组计数值为有效逻辑判决译码的数据，并且根据该组计数值来解码该比特位的逻辑0或1。

【技术特征摘要】
1.一种解码ISO/IEC14443协议中TYPEB卡片发送的BPSK调制信号
的解码器，其特征在于，包括：
一BPSK标准逻辑1波形产生电路，用于在TYPEB同步期间TR1还未
结束同步，检测到连续有效BPSK调制信号上升沿时，输出一个占空比为50％
的BPSK标准副载波逻辑1波形信号；
一信号同步位边界检测电路，用于在TR1还未结束同步时，检测TR1
至帧头的切换，输出同步结束标志信号；
一相关法计数器电路，与所述BPSK标准逻辑1波形产生电路和信号同
步位边界检测电路相连接；用于在数据流逻辑0或者1被BPSK调制编码之
后，用BPSK标准副载波和接收电路接收到的待解码波形在可配置选取的相
关窗口下做同或逻辑处理，得到的相关性用计数器来累加计数；将一比特
中多个副载波分前后组进行相关处理并计数；
一判决数据译码电路，与所述相关法计数器电路相连接；用于在得到
相关法计数器的前后两组计数后，经过和理论临界值做差值，取绝对值大
的那组计数值为有效逻辑判决译码的数据，并且根据该组计数值来解码该
比特位的逻辑0或1。
2.如权利要求1所述的解码器，其特征在于：所述BPSK标准逻辑1
波形产生电路，在模拟射频解调模块解调输出的BPSK调制信号上升沿连续
4个有效时，在第5个BPSK调制信号的上升沿，输出一个副载波频率为8...

【专利技术属性】
技术研发人员：张祥安，王吉健，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：上海;31