一种应用于ICE的GPIO仿真电路制造技术

本发明专利技术公开了一种应用于ICE的GPIO仿真电路，所述GPIO仿真电路由复数路相同的基本GPIO电路组成，其中，一路基本GPIO电路包括有两个串联在一起的电平转换IC，且所述电平转换IC之间串联有电阻。本发明专利技术通过CS‑GPIO仿真技术，可以有效的实现与目标芯片等效的GPIO电路，可以实现多种电气特性兼容和多种模式兼容，满足了用户对仿真器实时性和兼容性的需求，加速了嵌入式系统开发效率。

【技术实现步骤摘要】

本专利技术属于仿真
，特别涉及一种基于现场可编程阵列(FPGA)类型的MCU在线仿真器的GPIO仿真技术。
技术介绍
MCU的仿真/调试技术目前主要可以分为3类。第一类是模拟器(或软件仿真)，其实质上是目标MCU的软件模型。第二类是ICE(在线仿真器)，其是低成本8-bitMCU嵌入式系统中一类较为常见的仿真工具，可以理解为仿真目标MCU的等效物理设备。但该设备具备仿真接口，使得IDE可以通过专用仿真驱动访问该设备，并实现实时仿真。相比模拟器，ICE能够实时采集和产生物理信号，因此可以在实际电路系统中进行实时仿真。第三类是ICD(在线调试器)，其已经将部分调试功能集成在MCU内核里面，如ARM推出SWD调试模块。相比ICE，ICD还需要MCU的程序区是可擦除的。因此在OTP类型的MCU领域，ICE是实现仿真调试的最佳方案。然而，目前MCU的集成度越来越高，GPIO功能越来越复杂，如何保证ICE在GPIO仿真方面能最逼近真实的目标芯片，又能兼容不同型号的目标芯片，成了ICE技术中的一项难题。如专利申请201510617717.5公开了一种用于ICE的MCU仿真方法，该方法通过CS-SIM主模块和CS-SIM从模块来实现，其中ICE的CPU以及CS-SIM主模块集成在FPGA中，CS-SIM从模块集成于目标芯片中；CS-SIM主模块通过监控CPU的SFR总线，在CPU读写模拟相关寄存器的同时，将SFR信息通过CS-SIM总线写入到目标芯片当中；目标芯片中通过CS-SIM从模块接收SFR信息完成SFR配置，最终将模拟输出映射到IO口上，实现芯片内部数模接口到ICE数模接口的等效替换。然而，该方法实现复杂，特别是对硬件的要求高，且对多种电气特性兼容性差，无法实现GPIO的动态配置。GPIO模式的动态配置指的是，GPIO模式通过用户程序动态改变，而不需要手动对电路进行短接、跳线等操作。FPGA可以实现大部分GPIO模式，但不能实现动态配置。因此如何通过外部电路实现GPIO模式的动态配置，又能很好的兼容目标MCU的GPIO动态特性和静态特性，成了ICE设计过程中的一个重要难题。FPGA的IO电压范围一般只有1.5-3.3V。但通用MCU的电压一般达到5V左右。因此，如何实现电平转换，又能实现GPIO复用模式，成了ICE设计过程中需要解决的难题。目前很多MCU都集成了模拟电路，如ADC电路、比较器电路等。GPIO的模拟复用功能根据MCU类型变化多样。如何实现与兼容MCU的数模复用类GPIO，也是ICE设计过程中需要解决的难题。
技术实现思路
基于此，因此本专利技术的首要目地是提供一种应用于ICE的GPIO仿真电路，该仿真电路提出了一种GPIO电路结构和FPGA驱动逻辑，可以实现多种电气特性兼容和多种模式兼容。本专利技术的另一个目地在于提供一种应用于ICE的GPIO仿真电路，该仿真电路可以实现多种GPIO模式的动态配置及GPIO宽范围的工作电压，且实现简便，易于实施。为实现上述目的，本专利技术的技术方案为：一种应用于ICE的GPIO仿真电路，所述GPIO仿真电路由复数路相同的基本GPIO电路组成，其中，一路基本GPIO电路包括有两个串联在一起的电平转换IC，且所述电平转换IC之间串联有电阻。所述电平转换IC，包括有反向连接在一起的两个二极管，所述二极管并联于FPGA的一条驱动线上，且两个电平转换IC中的二极管分别接有不同的FPGA驱动线。进一步，所述两个电平转换IC，前面一个为第一电平转换IC，后面一个为第二电平转换IC，第一电平转换IC和第二电平转换IC之间设置有电阻；所述第一电平转换IC和第二电平转换IC串联于FPGA的IOA驱动线，且第一电平转换IC的二极管接于FPGA的PEA驱动线，第二电平转换IC的二极管接于FPGA的PZA驱动线。进一步，所述两个电平转换IC之间，接有GPIO总线。所述GPIO仿真电路，与FPGA连接，所述FPGA每一路通道并联设置有8-16路基本GPIO电路。本专利技术通过CS-GPIO仿真技术，可以有效的实现与目标芯片等效的GPIO电路，可以实现多种电气特性兼容和多种模式兼容(支持模数混合GPIO的仿真)，满足了用户对仿真器实时性和兼容性的需求，加速了嵌入式系统开发效率。附图说明图1是本专利技术所实施的CS-GPIO系统结构图。图2是本专利技术所实施的基本GPIO电路图。图3是本专利技术所实施的CS-GPIO8x8多路电路图。图4是本专利技术所实施的CS-GPIO输入浮空等效电路图。图5是本专利技术所实施的CS-GPIO输入上拉等效电路图。图6是本专利技术所实施的CS-GPIO输入下拉等效电路图。图7是本专利技术所实施的CS-GPIO普通输出等效电路图。图8是本专利技术所实施的CS-GPIO开漏输出等效电路图。图9是本专利技术所实施的CS-GPIO复用模拟等效电路图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提出了一种GPIO仿真电路，通过这种GPIO电路以及FPGA驱动逻辑，可以以非常简单低成本的方式实现多种GPIO模式的动态配置，有同时能满足3.3V-5V的工作电压需求。本专利技术实现的结构图如图1所示。图中分为主板、小板两个部分，主板由MUC、驱动逻辑及GPIO电路构成，小板则由复数个模拟电路构成，其中GPIO电路与模拟电路通过GPIO总行和GPIO接口进行通信。由于目标芯片的GPIO个数、模式、引脚分布等特性是随机的，因此ICE无法确定GPIO的相关参数。因此本专利技术的CS-GPIO结构图中将ICE设计成主板+小板的模式。主板提供公共的GPIO资源，而小板根据目标芯片的特性单独设计。通过选择合适的小板与主板进行组合，便构成专用的仿真器。主板核心器件是FPGA，内部包含GPIO电路对应的驱动逻辑和MCU。通过该电路和逻辑，可以实现：1)GPIO模式的动态配置，2)1.8V-5V的宽范围工作电压。通常采用GPIO电路实现一种上下拉网络，通过该电路可以实现与目标芯片相同的GPIO模式，并实现GPIO动态配置。小板的核心器件是一些模拟电路。可以通过将目标芯片配置为仿真模式后成为专用的模拟器件。也可以通过其他基本基础模拟器件实现。将MCU芯片内部模拟电路按照功能集合进行分解。通过将MCU配置为不同的仿真模式，可以等效具备这些模拟电路的专用器件。目标MCU在仿真模式下，需要将所需的数模接口通过空闲引脚与FPGA内部的MCU软核进行互连，等效于目标芯片内部实际的连接方式。从而实现了GPIO模式的数模复用。如图2所示，本专利技术所实施的GPIO电路由多路相同的一路GPIO电路组成。一路基本GPIO电路如图2所示。GPIO仿真电路由多路相同的基本GPIO电路组成，其中，一路基本GPIO电路包括有两个串联在一起的电平转换IC，且所述电平转换IC之间串联有100K的电阻。每个电平转换IC，包括有反向连接在一起的两个二极管，且这两个二极管并联与FPGA的一条驱动线IOA0上，且两个电平转换IC的二极管分别接有不同的FPGA驱动线，就是说第一个电平转换IC的二极管接于PEA0，第二个电平转换IC的二极管接本文档来自技高网...

【技术保护点】
一种应用于ICE的GPIO仿真电路，其特征在于所述GPIO仿真电路由复数路相同的基本GPIO电路组成，其中，一路基本GPIO电路包括有两个串联在一起的电平转换IC，且所述电平转换IC之间串联有电阻。

【技术特征摘要】
1.一种应用于ICE的GPIO仿真电路，其特征在于所述GPIO仿真电路由复数路相同的基本GPIO电路组成，其中，一路基本GPIO电路包括有两个串联在一起的电平转换IC，且所述电平转换IC之间串联有电阻。2.如权利要求1所述的应用于ICE的GPIO仿真电路，其特征在于所述电平转换IC，包括有反向连接在一起的两个二极管，所述二极管并联于FPGA的一条驱动线上，且两个电平转换IC中的二极管分别接有不同的FPGA驱动线。3.如权利要求2所述的应用于ICE的GPIO仿真电路，其特征在于所述两个电平转换IC，前面一个为第一电平转换I...

【专利技术属性】
技术研发人员：周乾江，崔伟青，曾文彬，齐凡，
申请(专利权)人：芯海科技深圳股份有限公司，
类型：发明
国别省市：广东;44