实现多路低频变送信号采集的单中断CPU检定系统技术方案

本专利申请提供了一种实现多路低频变送信号采集的单中断CPU检定系统，本系统组成包括采集变送支路和由含单中断组织块的CPU、含硬件中断的DI模块和DO模块构成的控制组系，DI模块的中断请求信号线与CPU数据总线相连，每一被检部的脉冲信号输出线一路送至其计数器，另一路经其分时开关与DI模块一输入通道相连，DO模块的每一路同步输出线与各采集变送支路的计数器和计时器允许端相连。本技术方案实现了用低技术指标配置的CPU、特别是仅具有单一硬件中断的CPU，一次性完成多低频脉冲变送信号输出传感器或计量仪的检定工作，相比传统的定时检定模式装置用时大幅度缩短、计量准确，提高了检定效率。

【技术实现步骤摘要】

本专利申请涉及的是多路传感器或计量仪检定装置，尤其涉及的是采集传感变送输出低频脉冲信号的多路传感器的检定装置。
技术介绍
变送输出低频脉冲信号的传感器或计量仪产品种类多样，主要包括有流量计、速度传感器等，定期检定传感器是准确计量的前提。目前的检定装置仍以一次检定一台为主，但目前满足一次性完成多台传感器或计量仪这样特殊需求的检定装置，在现有技术中很少，多台同时检定一般以正常频率采集为主，采用定时检定法，会产生±1脉冲的误差，但对于输出高频率脉冲的计量仪或传感器而言，在固定时间内脉冲采集量大，±1脉冲的引起相对误差极小，可忽略，但对于输出低频脉冲的传感器或计时仪而言，例如输出频率1hz，若由0.2级表，检定时间设定为30s，所丢失1个脉冲会引起1/30=3.3%的较大相对误差，所以，要满足高精度要求，定时方式存在检定耗时长、效率低下的技术问题。为了消除±1误差，业内技术设计采用了双时间法脉冲差值技术。但双时差法需要2个计时器，一个为PLC内部计时器，另一个为外挂高精度定时器。双时差法的一技术要求是采集脉冲上升沿，按照可编程控制器PLC系统综合配置而言，选择300系列PLC系统可满足上述设计要求，但300系列PLC系统的CPU仅有一个中断组织块，当一中断信号和中断识别正处理时，同一组织块中其他通道出现新中断事件，不会被立即触发，但是也不会丢失。根据上述功能，300系列的PLC系统最多只能同时实现两路低频变送信号的采集，更多路低频变送信号采集则需要技术性能指标更高的CPU内核的PLC系统。400系列CPU内核系统硬件中断的个数与CPU型号有关，最多具有8路硬件中断，可一定程度上满足上述多路检定的需要，但仅仅为了实现多路低频变送信号的采集，而大幅度提高器件性能，不仅造价高，且器件本身的其它性能被搁置，其浪费巨大。
技术实现思路
本专利申请的专利技术目的在于提供一种利用300系列CPU内核的PLC系统高效完成多路低频变送信号一次性采集检定技术要求的实现多路低频变送信号采集的单中断CPU检定系统。本专利申请提供的实现多路低频变送信号采集的单中断CPU检定系统技术方案，其主要的
技术实现思路
是：一种实现多路低频变送信号采集的单中断CPU检定系统，系统组成包括采集变送支路和由含单中断组织块的CPU、含硬件中断的DI模块和DO模块构成的控制组系，每一采集变送支路中包括被检部、分时开关、计数器和计时器，DI模块的中断请求信号线与CPU数据总线相连，每一被检部的脉冲信号输出线一路送至其计数器，另一路经其分时开关与DI模块一输入通道相连，DO模块的每一路同步输出线与各采集变送支路的计数器和计时器允许端相连，每采集变送支路的计数器和计时器分别与CPU数据总线和通讯总线连接。其中，所述的被检部为传感器或计量仪。本专利申请公开的实现多路低频变送信号采集的单中断CPU检定系统技术方案，实现了用低技术指标配置的CPU、特别是仅具有单一硬件中断的CPU，一次性完成多低频脉冲变送信号输出传感器或计量仪，如流量计、速度传感器等输出低频脉冲变送信号的传感器或计量仪的检定工作，本技术方案更适用于频率低于10Hz以下的低频信号输出，相比传统的定时检定模式装置用时大幅度缩短、计量准确，提高了检定效率，提升了设备运转效率，节约了硬件配置成本，其实用价值高。本技术方案应用于10Hz以下的低频变送信号输出的传感器或计量仪的检定，相比输出高于10Hz以上的低频段信号的传感器或计量仪的检定，其技术效果更为明显和突出。附图说明图1为本专利申请的系统构成结构图。图2为本专利申请实现的检定采集方法的时序图。具体实施方式本专利申请提供的实现多路低频变送信号采集的单中断CPU检定系统，可以应用于各类低频变送信号的传感器或计量仪的检定，如流量计、速度传感器等。本实施例以5路流量计的检定应用为例来详细说明本技术方案。本实现多路低频变送信号采集的单中断CPU检定系统的系统组成，如图1所示，包括采集变送支路和由含单中断组织块的CPU、含硬件中断的DI模块和DO模块构成的控制组系，由上位机向CPU发出检定启动控制指令，所述的控制组系，在实际选用的更多是可编程控制器PLC组系。每一采集变送支路中包括被检流量计1-5、分时开关K1～K5、计数器M1～M5和计时器N1～N5，每一被检流量计的脉冲信号输出线一路送至其计数器，另一路经其分时开关与DI模块一输入通道相连，DI模块的中断请求信号线与CPU数据总线相连，DO模块的每一路同步输出线与各采集变送支路的计数器和计时器允许端相连，每采集变送支路的计数器和计时器分别与CPU数据总线和通讯总线相连。在本实施例中，设置有上位机，上位机与CPU现场总线相连，各采集变送支路的计时器与上位机通信口相连。基于上述的实现多路低频变送信号采集的单中断CPU检定系统，按正序开、正序关的时间顺序来检定，该顺序实现了等时检定，各支路流量计的检定时间相接近；当然也可以采用正序开倒序关的检定顺序，第一序号流量计检定时间最长，最末序号的流量计检定时间相对最短。本技术方案实现的检定采集方法是：第①步，预置调整：CPU接收上位机检定命令，CPU将中断允许转为禁止，以避免外部包括各采集变送支路的分时开关动作，触发中断，影响内部调整程序的进行；将选取被检流量计确定为一检定集合，并调整赋予该检定集合中的五个流量计的顺序序号1、2、3、4、5，确认各支路分时开关K1～K5为断开初始状态；第②步，启动检定：a.将检定集合中的第一采集变送支路分时开关K1闭合，连通第一采集变送支路，经过短暂延时T秒等开关状态稳定后CPU中断允许转为允许，使DI模块处于接收第一采集变送支路计数脉冲信号状态中；b.中断处理：设脉冲上升沿为启动沿，DI模块接收到第一采集变送支路的脉冲上升沿信号后，即由其中断请求信号线向CPU发送中断请求，CPU中断允许转为禁止，同时识别、判断本采集变送支路的序号，并控制本采集变送支路的分时开关K1断开、下一序号采集变送支路分时开关K2闭合，启动延时定时器短暂延时T秒待分时开关K2闭合状态稳定后，CPU一方面向DO模块发送同步启动指令，由DO模块向本采集变送支路的计数器M1和计时器N1发送同步信号，第一序号采集变送支路进入检定计量状态，另一方面，CPU中断允许转为允许，使DI模块处于接收第二序号的第二采集变送支路计数脉冲信号状态，重复按本步骤方法一一将各采集变送支路送入检定计量状态，使各计数器和计时器进入计值状态；第③步，终止检定：待检定集合中最末序号的采集变送支路进入检定计量时，CPU启动内部计时器计时T0秒，使各支路的检定时间T1、T2、T3、T4、T5均不少于T0，以满足检定技术要求。在设定的检定时间T0后控制第一或最后采集变送支路的分时开关K1闭合，启动内部计时器，经短暂延时T秒等待分时开关K1稳定后，中断允许为允许，等待并接收到本路的脉冲上升沿信号，CPU中断允许再转为禁止，并在判断本路设定序号后，控制本路分时开关K1断开、下一序号支路分时开关K2闭合，同时由CPU向DO模块发送同步启动指令，由DO模块向本路的计数器和计时器发送同步信号，本路计数器和计时器同时停止计数和计时，再同时CPU启动内部计时器计时T秒，待分时开关K2稳定后，CPU中断允许再转为允许，等本文档来自技高网...

【技术保护点】
一种实现多路低频变送信号采集的单中断CPU检定系统，系统组成包括采集变送支路和由含单中断组织块的CPU、含硬件中断的DI模块和DO模块构成的控制组系，每一采集变送支路中包括被检部、分时开关、计数器和计时器，DI模块的中断请求信号线与CPU数据总线相连，每一被检部的脉冲信号输出线一路送至其计数器，另一路经其分时开关与DI模块一输入通道相连，DO模块的每一路同步输出线与各采集变送支路的计数器和计时器允许端相连，每采集变送支路的计数器和计时器分别与CPU数据总线和通讯总线连接。

【技术特征摘要】
1.一种实现多路低频变送信号采集的单中断CPU检定系统，系统组成包括采集变送支路和由含单中断组织块的CPU、含硬件中断的DI模块和DO模块构成的控制组系，每一采集变送支路中包括被检部、分时开关、计数器和计时器，DI模块的中断请求信号线与CPU数据总线相连，每一被检部的脉冲信号输出线一路送至其计数器，另一路经其分时开关与DI模块一输入通道相连，DO模块的每一路同步输出线与各采集变送支路的计数...

【专利技术属性】
技术研发人员：何延萍，周国栋，房圣仟，周春生，张升祥，孙振刚，王奎春，陈闯，
申请(专利权)人：丹东通博测控工程技术有限公司，
类型：新型
国别省市：辽宁;21