【技术实现步骤摘要】
优先权声明本申请要求2014年10月21日提交的法国专利申请号14/60121的优先权权益，该专利申请的全部公开内容在法律允许的最大程度上通过引用并入于此。
本公开涉及用于像素阵列的片上测试的测试电路和方法，并且具体而言，涉及用于检测像素阵列中的电故障的电路和方法。
技术介绍
CMOS图像传感器一般包括由水平和竖直接线互连的像素阵列，水平接线一般用于控制像素行的控制信号，而竖直接线一般用于从每个像素列读出信号。对这种像素阵列的工业测试一般基于所谓的光学测试，其包括使用图像传感器捕获均匀场景的图像，并且验证每个像素提供预期的读数。这种技术允许检测互连接线的灾难性缺陷，这种缺陷通常称为HFPN(水平固定图案噪声)和VFPN(竖直固定图案噪声)。如果在给定芯片中检测到任何灾难性缺陷，则该芯片可以被丢弃。问题在于一些缺陷可能在制造时不表现为灾难性缺陷，因为它们在有限的测试条件下，不会诱导显著的图像缺陷。然而，这种缺陷可以在变化场条件下演变成灾难性缺陷，并且因此可能在图像传感器的寿命期间导致明显的图像缺陷。这种缺陷在诸如汽车或者医疗应用之类的某些使用领域中是不可接受的。因此本领域中存在对用于检测图像传感器的像素阵列中的非灾难性故障的电路和方法的需要。
技术实现思路
本文中的实施例至少部分地解决了现有技术中的一个或者多个需要，例如对用于检测图像传感器的像素阵列中的非灾难性故障的电路和系统的需要。根据一个方面，提...
【技术保护点】
一种电路，其特征在于，包括：控制电路，被配置为将信号跃迁施加到图像传感器的像素阵列的控制接线；以及故障检测电路，耦合到所述控制接线，并且被配置为确定所述控制接线上的所述信号跃迁的至少一部分的持续时间；并且基于检测到的所述持续时间，检测所述控制接线中的电故障。
【技术特征摘要】
2014.10.21 FR 14601211.一种电路，其特征在于，包括：
控制电路，被配置为将信号跃迁施加到图像传感器的像素阵列的控制接线；以及
故障检测电路，耦合到所述控制接线，并且被配置为
确定所述控制接线上的所述信号跃迁的至少一部分的持续时间；并且
基于检测到的所述持续时间，检测所述控制接线中的电故障。
2.根据权利要求1所述的电路，其特征在于，其中所述故障检测电路包括：
第一电路，适于当所述控制接线上的所述电压信号达到第一阈值时确立第一信号；以
及
第二电路，适于当所述控制接线上的所述电压信号达到第二阈值时确立第二信号；
所述故障检测电路被配置为基于所述第一信号和所述第二信号进行所述故障检测。
3.根据权利要求2所述的电路，其特征在于，其中所述第一电路包括低阈值反相器。
4.根据权利要求2所述的电路，其特征在于，其中所述第二电路包括半施密特触发器。
5.根据权利要求2所述的电路，其特征在于，其中：
所述第一电路包括第一晶体管，所述第一晶体管的控制节点耦合到所述控制接线；并
且
所述第二电路包括第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管中的
每个晶体管的控制节点耦合到所述控制接线。
6.根据权利要求5所述的电路，其特征在于，其中所述第一晶体管具有比所述第二晶体
管和所述第三晶体管中的每个晶体管的宽度/长度比大的宽度/长度比。
7.根据权利要求5所述的电路，其特征在于，其中所述第二电路进一步包括：
第四晶体管，与所述第二晶体管和所述第三晶体管串联耦合；以及
第五晶体管，通过其主导电节点耦合在电源电压节点和中间节点之间，所述中间节点
在所述第二晶体管和所述第三晶体管之间，所述第五晶体管的控制节点耦合到在所述第二
晶体管和所述第四晶体管之间的中间节点。
8.根据权利要求7所述的电路，其特征在于，其中所述第四晶体管的控制节点耦合到重
置信号，并且其中所述第一电路包括第六晶体管，所述第六晶体管耦合到所述第一晶体管
的所述主导电节点之一，并且所述第六晶体管的控制节点耦合到所述重置信号。
9.根据权利要求1所述的电路，其特征在于，其中所述参考持续时间由接收所述第二信
号的缓冲器生成。
10.一种系统，其特征在于，包括：
多个测试电路，每个测试电路耦合到多个控制接线中的一个对应控制接线，其中每个
测试电路包括：
控制电路，被配置为将信号跃迁施加到图像传感器的像素阵列的控制接线；以及
故障检测电路，耦合到所述控制接线，并且被配置为：
确定所述控制接线上的所述信号跃迁的至少一部分的持续时间；并且
基于检测到的所述持续时间，检测所述控制接线中的电故障；以及
多个同步设备，被配置为将检测到的所述持续时间与参考持续时间进行比较，其中所
述同...
【专利技术属性】
技术研发人员：费日春，S·米尔，J·莫罗，
申请(专利权)人：意法半导体格勒诺布尔二公司，
类型：新型
国别省市：法国;FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。