一种GPS系统的P码生成器、生成系统及方法技术方案

本发明专利技术提供了一种GPS系统的P码生成器、生成系统及方法，其中，该生成器包括：反馈移位寄存器模块、X1序列生成模块、X2序列生成模块、延时模块和P码产生模块；每个反馈移位寄存器根据上位机配置的参数产生m序列，并通过所述反馈移位寄存器内的计数器对m序列进行截短，得到四个不同的序列，再经过异或并截短得到X1序列和X2序列，X2序列经过延时单元后再次和X1序列进行异或和截短得到P码。本发明专利技术的P码生成器可以在基于FPGA的硬件平台进行，实现了在硬件结构中产生P码，并将其存储在片内存储器中，同时也不会占用过多的存储资源。

【技术实现步骤摘要】

本专利技术涉及卫星导航
，具体而言，涉及一种GPS系统的P码生成器、生成系统及方法。
技术介绍
随着人类活动探索范围的扩大和科技水平的提高，卫星导航系统已经成为信息体系的重要基础设施，成为直接关系到国计民生的关键技术支撑系统，目前应用最广泛的是GPS接收机，能够精确地测量P码相位进行精确定位，P码，又称为精准测距码，它可以同时调制在L1和L2载波信号上，主要应用于精准测距、抗干扰及其保密性要求高的环境下。但由于P码周期长，结构复杂，在对GPS系统导航模拟器关于P码的研究中，如果将P码存储在片内存储器中，以查找表的方式提取，就会占用可编程器件过多的存储资源，若将其存储在片外存储器中，或由上位数学仿真机下发，则不能保证P码相位的实时性，同时也使整个系统变得更加错综复杂，很难在资源有限的硬件系统上实现P码的生成。针对P码周期长，结构复杂，在对GPS系统导航模拟器关于P码的研究时，很难在资源有限的硬件系统上实现P码生成的问题，目前尚未提出有效的解决方案。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提供一种GPS系统的P码生成器、生成系统及方法，能够在硬件上实现P码的生成，并将其存储在存储器中，且不会占用过多的存储资源。第一方面，本专利技术实施例提供了一种GPS系统的P码生成器，包括：反馈移位寄存器模块、X1序列生成模块、X2序列生成模块、延时模块和P码产生模块；其中，反馈移位寄存器模块包括四个反馈移位寄存器，分别为第一反馈移位寄存器、第二反馈移位寄存器、第三反馈移位寄存器和第四反馈移位寄存器；每个反馈移位寄存器根据上位机配置的参数产生m序列，并通过反馈移位寄存器内的计数器对m序列进行截短，得到四个不同的序列；其中，第一反馈移位寄存器输出X1a序列，第二反馈移位寄存器输出X1b序列，第三反馈移位寄存器输出X2a序列，第四反馈移位寄存器输出X2b序列；X1序列生成模块与第一反馈移位寄存器和第二反馈移位寄存器的输出端连接，在内部时钟控制下将X1a序列与X1b序列进行异或运算，并截短，输出X1序列；X2序列生成模块与第三反馈移位寄存器和第四反馈移位寄存器的输出端连接，在内部时钟控制下将X2a序列与X2b序列进行异或运算，并截短，输出X2序列；延时模块与X2序列生成模块的输出端连接，用于根据上位机配置的参数对X2序列进行延时操作，输出延时后的X2序列；P码产生模块与延时模块和X1序列生成模块的输出端连接，用于对X1序列和延时后的X2序列进行异或运算，并截短，得到P码。结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，四个反馈移位寄存器为12级反馈移位寄存器，每个反馈移位寄存器有一组反馈抽头，反馈抽头的输入端与反馈移位寄存器的最低级端连接，反馈抽头的输出端与反馈移位寄存器的最高级端连接。结合第一方面，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，X1序列生成模块和X2序列生成模块内均设置有控制序列生成和截短操作的计数器。结合第一方面的第二种可能的实施方式，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，反馈移位寄存器模块、X1序列生成模块和X2序列生成模块内的计数器均共用同一时钟发生器。结合第一方面，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，上述生成器为FPGA。第二方面，本专利技术实施例还提供了一种GPS系统的P码生成系统，包括：上位机和上述生成器，上位机与上述生成器连接结合第二方面，本专利技术实施例提供了第二方面的第一种可能的实施方式，其中，上位机为DSP，该DSP分别与反馈移位寄存器模块、X1序列生成模块、X2序列生成模块、延时模块和P码产生模块连接，用于对连接的各个模块进行参数配置。结合第二方面，本专利技术实施例提供了第二方面的第二种可能的实施方式，其中，上述生成系统还包括：与生成器连接的数学模拟仿真器，用于接收P码，根据P码进行卫星导航模拟仿真实验。第三方面，本专利技术实施例还提供了一种应用上述生成系统生成P码的方法，该方法包括：生成器接收上位机下发的配置参数，配置参数包括：生成器内各个计数器的初值参数、延时模块的延时参数和反馈移位寄存器的初值参数；每个反馈移位寄存器根据上位机的配置参数产生m序列，并通过反馈移位寄存器内的计数器对m序列进行截短，得到X1a序列、X1b序列、X2a序列和X2b序列；X1序列生成模块在内部时钟控制下将X1a序列与X1b序列进行异或运算，并截短，输出X1序列；X2序列生成模块在内部时钟控制下将X2a序列与X2b序列进行异或运算，并截短，输出X2序列；延时模块根据上位机配置的参数对X2序列进行延时操作，输出延时后的X2序列；P码产生模块对X1序列和延时后的X2序列进行异或运算，并截短，得到P码。结合第三方面，本专利技术实施例提供了第三方面的第一种可能的实施方式，其中，上述方法还包括：根据P码进行卫星导航模拟仿真实验。本专利技术实施例提供了一种GPS系统的P码生成器、生成系统及方法，通过反馈移位寄存器模块，产生m序列，并对m序列进行截短操作，得出四个不同的序列后，再针对不同的序列进行相应操作，由P码产生模块得出P码，可将其存储在片内存储器中，不会占用过多的存储资源。进一步，利用本专利技术实施例提供的GPS系统的P码生成系统，可以通过上位机对FPGA中各个模块的参数进行配置，实现在硬件系统上生成P码，并利用与生成器连接的数学模拟仿真器，接收生成器实时生成的P码，根据P码进行卫星导航模拟仿真实验，为GPS系统的卫星定位的研究提供数据保证。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1示出了本专利技术实施例所提供的一种GPS系统的P码生成器的结构示意图；图2示出了本专利技术实施例所提供的一种GPS系统的P码生成方法的流程图；图3示出了本专利技术实施例所提供的一种GPS系统的P码生成器生成P码的流程图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。考虑到P码具有周期长，结构复杂的特点，并且很难在资源有限的硬件系统上生成的问题，本专利技术实施例提供了一种GPS系统的P码生成器、生成系统及方法，以实现在硬件系统上生成P码，并进行GPS系统卫星导航模拟仿真实验，下面通过实施例进行描述，首先对一种GPS系统的P码生成器进行详细说明。实施例1参见图1所示的一种GPS系统的P码生成器的结构示意图，该生成器包括：反馈本文档来自技高网...

【技术保护点】
一种GPS系统的P码生成器，其特征在于，包括：反馈移位寄存器模块、X1序列生成模块、X2序列生成模块、延时模块和P码产生模块；其中，所述反馈移位寄存器模块包括四个反馈移位寄存器，分别为第一反馈移位寄存器、第二反馈移位寄存器、第三反馈移位寄存器和第四反馈移位寄存器；每个所述反馈移位寄存器根据上位机配置的参数产生m序列，并通过所述反馈移位寄存器内的计数器对所述m序列进行截短，得到四个不同的序列；其中，所述第一反馈移位寄存器输出X1a序列，所述第二反馈移位寄存器输出X1b序列，所述第三反馈移位寄存器输出X2a序列，所述第四反馈移位寄存器输出X2b序列；所述X1序列生成模块与所述第一反馈移位寄存器和所述第二反馈移位寄存器的输出端连接，在内部时钟控制下将所述X1a序列与所述X1b序列进行异或运算，并截短，输出X1序列；所述X2序列生成模块与所述第三反馈移位寄存器和所述第四反馈移位寄存器的输出端连接，在内部时钟控制下将所述X2a序列与所述X2b序列进行异或运算，并截短，输出X2序列；所述延时模块与所述X2序列生成模块的输出端连接，用于根据所述上位机配置的参数对X2序列进行延时操作，输出延时后的X2序列；所述P码产生模块与所述延时模块和所述X1序列生成模块的输出端连接，用于对所述X1序列和所述延时后的X2序列进行异或运算，并截短，得到P码。...

【技术特征摘要】
1.一种GPS系统的P码生成器，其特征在于，包括：反馈移位寄存器模块、X1序列生成模块、X2序列生成模块、延时模块和P码产生模块；其中，所述反馈移位寄存器模块包括四个反馈移位寄存器，分别为第一反馈移位寄存器、第二反馈移位寄存器、第三反馈移位寄存器和第四反馈移位寄存器；每个所述反馈移位寄存器根据上位机配置的参数产生m序列，并通过所述反馈移位寄存器内的计数器对所述m序列进行截短，得到四个不同的序列；其中，所述第一反馈移位寄存器输出X1a序列，所述第二反馈移位寄存器输出X1b序列，所述第三反馈移位寄存器输出X2a序列，所述第四反馈移位寄存器输出X2b序列；所述X1序列生成模块与所述第一反馈移位寄存器和所述第二反馈移位寄存器的输出端连接，在内部时钟控制下将所述X1a序列与所述X1b序列进行异或运算，并截短，输出X1序列；所述X2序列生成模块与所述第三反馈移位寄存器和所述第四反馈移位寄存器的输出端连接，在内部时钟控制下将所述X2a序列与所述X2b序列进行异或运算，并截短，输出X2序列；所述延时模块与所述X2序列生成模块的输出端连接，用于根据所述上位机配置的参数对X2序列进行延时操作，输出延时后的X2序列；所述P码产生模块与所述延时模块和所述X1序列生成模块的输出端连接，用于对所述X1序列和所述延时后的X2序列进行异或运算，并截短，得到P码。2.根据权利要求1所述的生成器，其特征在于，所述四个反馈移位寄存器为12级反馈移位寄存器，每个反馈移位寄存器有一组反馈抽头，所述反馈抽头的输入端与所述反馈移位寄存器的最低级端连接，所述反馈抽头的输出端与所述反馈移位寄存器的最高级端连接。3.根据权利要求1所述的生成器，其特征在于，所述X1序列生成模块和所述X2序列生成模块内均设置有控制序列生成和截短操作的计数器。4.根据权利要求3所述的生成器，其特...

【专利技术属性】
技术研发人员：景瑞元，张文珺，孙东，蔡占辉，
申请(专利权)人：北京华力创通科技股份有限公司，
类型：发明
国别省市：北京;11