双向延迟电路及包括该双向延迟电路的集成电路制造技术

提供了双向延迟电路及包括该双向延迟电路的集成电路。所述双向延迟电路包括输入驱动电路和延迟开关电路。输入驱动电路连接在输入节点与中间节点之间，输入驱动电路放大通过输入节点接收到的输入信号以产生通过中间节点的中间信号。延迟开关电路连接在中间节点与延迟节点之间，延迟开关电路响应于栅极信号来使中间信号的上升沿和下降沿延迟以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。使用响应于输入信号而转变的栅极信号，输入信号的上升沿和下降沿均被延迟，从而用较小的电路面积来实现较大的延迟量。

【技术实现步骤摘要】
本申请要求于2014年10月14日在USPTO提交的第62/063,427号美国临时申请和于2015年8月27日在韩国知识产权局(KIPO)提交的第10-2015-0120655号韩国专利申请的优先权，这两件申请的公开内容通过引用全部包含于此。
示例实施例总体上涉及半导体集成电路，更具体地说，涉及一种双向延迟电路及一种包括该双向延迟电路的集成电路。
技术介绍
近来对半导体集成电路的高效设计的需求随着其性能的增强和其集成化的程度提高而增加。在典型的半导体集成电路中，互补金属氧化物半导体(CMOS)反相器链用于相对短的延迟，电阻器-电容器(RC)延迟电路用于相对较大的延迟。RC延迟电路的延迟根据制造工艺和温度的变化具有大的波动，因此难以实现精确的延迟。此外，RC延迟电路在芯片尺寸方面具有低的效率。晶体管的导通电流随制造工艺按比例缩小而增大，增大的导通电流对需要大的延迟的延迟电路有负面影响。随着半导体集成电路的集成化程度的提高，信号线的负载增加，因此会需要较大的延迟。例如，在半导体存储装置的情况下，字线和位线的负载根据它的存储容量的增大而增大，并且会需要更大的脉冲宽度或更大的延迟以便满足读操作和写操作的余量。延迟电路的尺寸随所需要延迟的增大而增大，这导致集成电路整个尺寸的增大并且限制了设计余量。
技术实现思路
本公开的一些示例实施例可以提供能够有效地产生延迟信号的双向延迟电路。本公开的一些示例实施例可以提供包括能够有效地产生延迟信号的双向延迟电路的集成电路。根据示例实施例，一种双向延迟电路可以包括输入驱动电路和延迟开关电路。输入驱动电路可以连接在输入节点与中间节点之间，输入驱动电路可以放大通过输入节点的输入信号以产生通过中间节点的中间信号。延迟开关电路可以连接在中间节点与延迟节点之间，延迟开关电路可以响应于栅极信号来延迟中间信号的上升沿和下降沿以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。在一些示例实施例中，延迟开关电路可以包括：P型晶体管，连接在中间节点与延迟节点之间；N型晶体管，连接在中间节点与延迟节点之间。P型晶体管可以包括接收栅极信号的P型栅极，N型晶体管可以包括接收栅极信号的N型栅极。在一些示例实施例中，响应于栅极信号的逻辑电平，P型晶体管和N型晶体管中的一个可以选择性地导通而P型晶体管和N型晶体管中的另一个可以截止。在一些示例实施例中，P型栅极和N型栅极可以通过导电路径电连接到输入节点。在一些示例实施例中，导电路径可以包括与P型栅极和N型栅极一起形成并被图案化的多晶栅极。在一些示例实施例中，P型晶体管和N型晶体管可以通过导电路径电连接到中间节点。在一些示例实施例中，输入驱动电路可以包括串联连接在输入节点与中间节点之间的一个或更多个门电路，延迟开关电路可以包括串联连接在中间节点和延迟节点之间的一个或多个传输门。每个传输门可以包括接收栅极信号的P型栅极和N型栅极。在一些示例实施例中，门电路可以包括反相器、缓冲器、AND门、OR门、NAND门、NOR门、异OR门和异NOR门中的至少一个。在一些示例实施例中，关于一个或多个传输门，P型栅极和N型栅极可以电连接到输入节点。在一些示例实施例中，关于一个或多个传输门，P型栅极和N型栅极可以电连接到中间节点。在一些示例实施例中，双向延迟电路还可以包括连接在延迟节点与输出节点之间的输出驱动电路。输出驱动电路可以放大延迟信号以产生通过输出节点的输出信号。在一些示例实施例中，双向延迟电路还可以包括栅极信号产生器，栅极信号产生器被配置成由第一电压和低于第一电压的第二电压来供电，并且被配置成产生在第一栅极电压与第二栅极电压之间转变的栅极信号。第一栅极电压低于第一电压，第二栅极电压高于第二电压。在一些示例实施例中，栅极信号产生器可以包括：第一电压产生器，被配置成产生低于第一电压的第一栅极电压；第二电压产生器，被配置成产生高于第二电压的第二栅极电压；输出开关电路，被配置成选择第一栅极电压和第二栅极电压中的一个以输出栅极信号。在一些示例实施例中，第一电压产生器可以包括从第一电压顺序地连接到第二电压的第一P型晶体管、第二P型晶体管、第一N型晶体管和第二N型晶体管。第二电压可以施加到第一P型晶体管的栅极和第二P型晶体管的栅极，可以通过第一P型晶体管和第二P型晶体管的连接节点来提供第一栅极电压。输入信号可以施加到第一N型晶体管的栅极，使能信号可以施加到第二N型晶体管的栅极。在一些示例实施例中，第二电压产生器可以包括从第二电压顺序连接到第一电压的第三N型晶体管、第四N型晶体管、第三P型晶体管和第四P型晶体管。第一电压可以施加到第三N性晶体管的栅极和第四N型晶体管的栅极，可以通过第三N型晶体管和第四N型晶体管的连接节点来提供第二栅极电压。输入信号可以施加到第三P型晶体管的栅极，使能信号的反相信号可以施加到第四P型晶体管的栅极。在一些示例实施例中，输出开关电路可以包括：第一输出开关，被配置成根据输入信号来提供第一栅极电压作为栅极信号的电压电平；第二输出开关，被配置成根据输入信号来提供第二栅极电压作为栅极信号的电压电平。在一些示例实施例中，一种集成电路可以包括：多个双向延迟电路，级联结合为使得所述个双向延迟电路中的每个接收来自前一级的双向延迟电路的延迟信号作为输入信号。每个双向延迟电路可以包括输入驱动电路和延迟开关电路。输入驱动电路可以连接在输入节点与中间节点之间，输入驱动电路可以放大通过输入节点接收的输入信号以产生通过中间节点的中间信号。延迟开关电路可以连接在中间节点与延迟节点之间，延迟开关电路可以响应于栅极信号来延迟中间信号的上升沿和下降沿以产生通过延迟节点的延迟信号。栅极信号响应于输入信号而转变。在一些示例实施例中，延迟开关电路可以包括：P型晶体管，连接在中间节点与延迟节点之间；N型晶体管，连接在中间节点与延迟节点之间。P型晶体管包括接收栅极信号的P型栅极，N型晶体管包括接收栅极信号的N型栅极。在一些示例实施例中，所述多个双向延迟电路可以包括：第一双向延迟电路，被配置成响应于第一栅极信号来延迟第一数据信号以产生第一延迟信号；第二延迟电路，被配置成接收第一延迟信号作为第二输入信号，并被配置成响应于第二栅极信号来延迟第二输入信号以产生第二延迟信号。第一双向延迟电路可以接收第一输入信号的反相信号作为第本文档来自技高网...

【技术保护点】
一种双向延迟电路，所述双向延迟电路包括：输入驱动电路，连接在输入节点与中间节点之间，所述输入驱动电路被配置成对通过所述输入节点的输入信号进行放大并产生通过所述中间节点的中间信号；和延迟开关电路，连接在所述中间节点与延迟节点之间，所述延迟开关电路被配置成响应于栅极信号来延迟所述中间信号的上升沿和下降沿并产生通过所述延迟节点的延迟信号，所述栅极信号响应于所述输入信号而转变。

【技术特征摘要】
2015.08.27 KR 10-2015-0120655;2014.10.14 US 62/0631.一种双向延迟电路，所述双向延迟电路包括：
输入驱动电路，连接在输入节点与中间节点之间，所述输入驱动电路被
配置成对通过所述输入节点的输入信号进行放大并产生通过所述中间节点的
中间信号；和
延迟开关电路，连接在所述中间节点与延迟节点之间，所述延迟开关电
路被配置成响应于栅极信号来延迟所述中间信号的上升沿和下降沿并产生通
过所述延迟节点的延迟信号，所述栅极信号响应于所述输入信号而转变。
2.根据权利要求1所述的双向延迟电路，其中，所述延迟开关电路包括：
P型晶体管，连接在所述中间节点与所述延迟节点之间，所述P型晶体
管包括接收所述栅极信号的P型栅极；和
N型晶体管，连接在所述中间节点与所述延迟节点之间，所述N型晶体
管包括接收所述栅极信号的N型栅极。
3.根据权利要求2所述的双向延迟电路，其中，响应于所述栅极信号的
逻辑电平，所述P型晶体管和所述N型晶体管中的一个导通而所述P型晶体
管和所述N型晶体管中的另一个截止。
4.根据权利要求2所述的双向延迟电路，其中，所述P型栅极和所述N
型栅极通过导电路径电连接到所述输入节点。
5.根据权利要求4所述的双向延迟电路，其中，所述导电路径包括与所
述P型栅极和所述N型栅极一起形成并被图案化的多晶栅极。
6.根据权利要求2所述的双向延迟电路，其中，所述P型栅极和所述N
型栅极通过导电路径电连接到所述中间节点。
7.根据权利要求1所述的双向延迟电路，其中，所述输入驱动电路包括
串联连接在所述输入节点与所述中间节点之间的一个或更多个门电路，以及
所述延迟开关电路包括串联连接在所述中间节点和所述延迟节点之间的
一个或多个传输门，每个传输门包括接收所述栅极信号的P型栅极和N型栅
极。
8.根据权利要求7所述的双向延迟电路，其中，门电路包括反相器、缓
冲器、与门、或门、与非门、或非门、异或门和异或非门中的至少一个。
9.根据权利要求7所述的双向延迟电路，其中，关于所述一个或多个传

\t输门，所述P型栅极和所述N型栅极电连接到所述输入节点。
10.根据权利要求7所述的双向延迟电路，其中，关于所述一个或多个
传输门，所述P型栅极和所述N型栅极电连接到所述中间节点。
11.根据权利要求1所述的双向延迟电路，所述双向延迟电路还包括连
接在所述延迟节点与输出节点之间的输出驱动电路，所述输出驱动电路被配
置成放大所述延迟信号并产生通过所述输出节点的输出信号。
12.根据权利要求1所述的双向延迟电路，所述双向延迟电路还包括栅
极信号产生器，所述栅极信号产生器被配置成由第一电压和低于所述第一电
压的第二电压来供电，并且被配置成产生在第一栅极电压与第二栅极电压之
间转变的所述栅极信号，所述第一栅极电压低于所述第一电压，所述第二栅
极电压高于所述第二电压。
13.根据权利要求12所述的双向延迟电路，其中，所述栅极信号产生器
包括：
第一电压产生器，被配置成产生所述第一栅极电压；
第二电压产生器，被配置成产生所述第二栅极电压；以及
输出开关电路，被配置成选择所述第一栅极电压和所述第二栅极电压中
的一个并输出所述栅极信号。
14.根据权利要求13...

【专利技术属性】
技术研发人员：徐在禹，朴城贤，林优镇，金夏永，李在夏，金龙浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR