一种像素结构、显示面板及其驱动方法技术

本发明专利技术公开了一种像素结构、显示面板及其驱动方法，该像素结构包括：多列间隔排列的第一亚像素列和第二亚像素列；其中，第一亚像素列包括间隔排列的两种颜色的亚像素；第二亚像素列为单一颜色的亚像素列；第一亚像素列的数量比第二亚像素列的数量多一列。第一亚像素列比第二亚像素列多一列从而使得整个像素排列为对称排列，在进行镜像显示时，仍能保持与正常显示一致的图像信号处理算法。例如在现有技术中GGRB排列的像素结构的最后增加一列R和B亚像素间隔排列的亚像素列，使整个像素排列结构为对称结构，可以避免造成显示面板在镜像显示时由于像素排列不对称导致图像信号处理算法异常的问题，同时可解决边缘绿色较多的问题。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种像素结构、显示面板及其驱动方法。
技术介绍
有机电致发光显示产品由于受制程能力限制，在制作高分辨率产品时，经常会使用亚像素渲染(SPR，SubpixelRending)的方式以实现高分辨率的产品制作，即使用两个甚至一个亚像素代替原有的R、G、B三个子像素方式，从而降低设计和制程的难度。同时，采用一定的赋值算法，实现相邻像素的借用，最终实现高分辨率显示器产品的制作。在现有的显示面板设计中，像素结构的第一列为包括红色亚像素和蓝色亚像素的亚像素列，最后一列为单一颜色的绿亚像素列，即像素结构中每行的最后一个亚像素都为绿亚像素，这样容易导致显示画面最后一列绿色相对明显。此外，通常显示屏需要具备画面左右镜像的功能，由于从左至右和从右至左的像素排列不对称，源驱动芯片内的处理算法在进行镜像显示时，需要进行特别通道的重排，即进行像素赋值从左至右变成从右至左时，原来第一列亚像素为输出为R或B，此时需要变换为G。这样会使得源驱动芯片处理左右镜像显示数据时，由于像素排列不对称导致算法异常。因此，如何解决高分辨率有机电致发光显示产品进行镜像显示时，驱动芯片算法异常的问题，是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供了一种像素结构、显示面板及其驱动方法，用以解决现有技术中存在的高分辨率有机电致发光显示产品进行镜像显示时，驱动芯片算法异常的问题。本专利技术实施例提供了一种像素结构，包括：多列间隔排列的第一亚像素列和第二亚像素列；其中，所述第一亚像素列包括间隔排列的两种颜色的亚像素；所述第二亚像素列为单一颜色的亚像素列；所述第一亚像素列的数量比所述第二亚像素列的数量多一列。在一种可能的实施方式中，本专利技术实施例提供的上述像素结构中，每列所述第一亚像素列中相邻两个亚像素与相邻列所述第二亚像素列中的一个亚像素组成一个像素。在一种可能的实施方式中，本专利技术实施例提供的上述像素结构中，所述第一亚像素列包括的两种颜色的亚像素分别为红色亚像素和蓝色亚像素。在一种可能的实施方式中，本专利技术实施例提供的上述像素结构中，所述第二亚像素列为绿色亚像素列。在一种可能的实施方式中，本专利技术实施例提供的上述像素结构中，所述蓝色亚像素的尺寸大于所述红色亚像素的尺寸，所述红色亚像素的尺寸大于所述绿色亚像素的尺寸。本专利技术实施例提供了一种显示面板，包括：本专利技术实施例提供的上述像素结构，多条用于向所述像素结构中各亚像素列输入数据信号的数据线，以及源驱动芯片。在一种可能的实施方式中，本专利技术实施例提供的上述显示面板中，所述源驱动芯片，包括：行缓存器、像素算法处理单元、数据锁存器、移位寄存器、数模转换器和输出缓存器；其中，所述行缓存器用于接收视频数据，并将所述视频数据输出到所述像素算法处理单元；所述像素算法处理单元用于对所述视频数据进行算法处理，获得对应每个像素的灰阶数据；所述数据锁存器用于将所述灰阶数据锁存在所述移位寄存器的输入端；所述移位寄存器用于在像素时钟的控制下将所述灰阶数据移位输出至所述数模转换器；所述数模转换器用于将所述灰阶数据转换为模拟信号并输出到所述输出缓存器；所述输出缓存器用于将所述模拟信号输出到所述数据线。在一种可能的实施方式中，本专利技术实施例提供的上述显示面板中，还包括：多条栅线，以及向各所述栅线输入扫描信号的栅驱动电路。本专利技术实施例提供了一种本专利技术实施例提供的上述显示面板的驱动方法，所述显示面板包括：多列间隔排列的第一亚像素列和第二亚像素列；所述第一亚像素列包括间隔排列的两种颜色的亚像素；所述第二亚像素列为单一颜色的亚像素列；所述第一亚像素列的数量比所述第二亚像素列的数量多一列；所述驱动方法，包括：在正常显示时，所述源驱动芯片按照从第一列亚像素至最后一列亚像素的顺序，将数据信号通过所述数据线输出至各所述亚像素列；在镜像显示时，所述源驱动芯片按照从最后一列亚像素至第一列亚像素的顺序，将数据信号通过所述数据线输出至各所述亚像素列。在一种可能的实施方式中，本专利技术实施例提供的上述驱动方法中，在正常显示时，所述源驱动芯片的行缓存器按照从第一列亚像素至最后一列亚像素的顺序，将接收到的所述视频数据输出到所述源驱动芯片的像素算法处理单元；所述像素算法处理单元对所述视频数据进行算法处理，获得对应每个像素的灰阶数据；所述源驱动芯片的数据锁存器将所述灰阶数据锁存在所述源驱动芯片中的移位寄存器的输入端；所述移位寄存器按照从第一列亚像素至最后一列亚像素的顺序，在所述像素时钟的控制下将所述灰阶数据移位输出至所述数模转换器；在镜像显示时，所述行缓存器按照从最后一列亚像素至第一列亚像素的顺序，将接收到的所述视频数据输出到所述像素算法处理单元；所述像素算法处理单元对所述视频数据进行算法处理，获得对应每个像素的灰阶数据；所述数据锁存器将所述灰阶数据锁存在所述移位寄存器的输入端；所述移位寄存器按照从最后一列亚像素至第一列亚像素的顺序，在所述像素时钟的控制下将所述灰阶数据移位输出至所述数模转换器。在一种可能的实施方式中，本专利技术实施例提供的上述驱动方法中，在输出控制信号的上升沿到来时，所述源驱动芯片的数模转换器将所述灰阶数据转换为模拟信号并输出到所述源驱动芯片的输出缓存器；在输出控制信号的下降沿到来时，所述输出缓存器将所述模拟信号输出到所述数据线。在一种可能的实施方式中，本专利技术实施例提供的上述驱动方法中，还包括：在正常显示和镜像显示时，栅驱动电路向栅线逐行输入扫描信号。本专利技术实施例的有益效果包括：本专利技术实施例提供了一种像素结构、显示面板及其驱动方法，该像素结构包括：多列间隔排列的第一亚像素列和第二亚像素列；其中，第一亚像素列包括间隔排列的两种颜色的亚像素；第二亚像素列为单一颜色的亚像素列；第一亚像素列的数量比第二亚像素列的数量多一列。这样第一亚像素列比第二亚像素列多一列，从而使得整个像素排列为对称排列。在进行镜像显示时，仍能保持与正常显示一致的图像信号处理算法，可以提升驱动芯片工作的灵活性。例如在现有技术中GGRB排列的像素结构中，在最后增加一列R亚像素和B亚像素间隔排列的亚像素列，使整个像素排列结构为对称结构，这样可以避免造成显示面板在镜像显示时由于像素排列不对称导致图像信号处理算法异常的问题，同时可解决边缘绿色较多的问题。附图说明图1为本专利技术实施例提供的像素结构示意图；图2为现有技术中像素结构示意图；图3为本专利技术实施例提供的显示面板的结构示意图；图4为本专利技术实施例提供的源驱动芯片的结构示意图。具体实施方式下面结合附图，对本专利技术实施例提供的像素结构、显示面板及其驱动方法的具体实施方式进行详细的说明。本专利技术实施例提供了一种像素结构，如图1所示，包括：多列间隔排列的第一亚像素列01和第二亚像素列02；其中，第一亚像素列01包括间隔排列的两种颜色的亚像素；第二亚像素列02为单一颜色的亚像素列；第一亚像素列01的数量比第二亚像素列02的数量多一列。本专利技术实施例提供的上述像素结构中，第一亚像素列比第二亚像素列多一列，从而使得整个像素排列为对称排列。在进行镜像显示时，仍能保持与正常显示一致的图像信号处理算法，可以提升驱动芯片工作的灵活性。一般地，例如图2所示，像素结构可以使用GGRB像素排列方式，像素排列中每行的亚像素排列顺序为RG-BG-RG本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于，包括：多列间隔排列的第一亚像素列和第二亚像素列；其中，所述第一亚像素列包括间隔排列的两种颜色的亚像素；所述第二亚像素列为单一颜色的亚像素列；所述第一亚像素列的数量比所述第二亚像素列的数量多一列。

【技术特征摘要】
1.一种像素结构，其特征在于，包括：多列间隔排列的第一亚像素列和第二亚像素列；其中，所述第一亚像素列包括间隔排列的两种颜色的亚像素；所述第二亚像素列为单一颜色的亚像素列；所述第一亚像素列的数量比所述第二亚像素列的数量多一列。2.如权利要求1所述的像素结构，其特征在于，每列所述第一亚像素列中相邻两个亚像素与相邻列所述第二亚像素列中的一个亚像素组成一个像素。3.如权利要求2所述的像素结构，其特征在于，所述第一亚像素列包括的两种颜色的亚像素分别为红色亚像素和蓝色亚像素。4.如权利要求3所述的像素结构，其特征在于，所述第二亚像素列为绿色亚像素列。5.如权利要求4所述的像素结构，其特征在于，所述蓝色亚像素的尺寸大于所述红色亚像素的尺寸，所述红色亚像素的尺寸大于所述绿色亚像素的尺寸。6.一种显示面板，其特征在于，包括：如权利要求1-5任一项所述的像素结构，多条用于向所述像素结构中各亚像素列输入数据信号的数据线，以及源驱动芯片。7.如权利要求6所述的显示面板，其特征在于，所述源驱动芯片，包括：行缓存器、像素算法处理单元、数据锁存器、移位寄存器、数模转换器和输出缓存器；其中，所述行缓存器用于接收视频数据，并将所述视频数据输出到所述像素算法处理单元；所述像素算法处理单元用于对所述视频数据进行算法处理，获得对应每个像素的灰阶数据；所述数据锁存器用于将所述灰阶数据锁存在所述移位寄存器的输入端；所述移位寄存器用于在像素时钟的控制下将所述灰阶数据移位输出至所述数模转换器；所述数模转换器用于将所述灰阶数据转换为模拟信号并输出到所述输出缓存器；所述输出缓存器用于将所述模拟信号输出到所述数据线。8.如权利要求6或7所述的显示面板，其特征在于，还包括：多条栅线，以及向各所述栅线输入扫描信号的栅驱动电路。9.一种如权利要求6-8任一项所述的显示面板的驱动方法，其特征在于，所述显示面板包括：多列间隔排列的第一亚像素列...

【专利技术属性】
技术研发人员：史世明，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11