基于FPGA的液晶电视智能护眼系统技术方案

基于FPGA的液晶电视智能护眼系统，属于智能家居领域。解决现有液晶显示器件亮度调节的非自适应性、低扩展性、低工作效率等问题。本实用新型专利技术的组成包括FPGA控制电路分别连接时钟电路、环境光检测电路、LED亮度调节电路；FPGA芯片内部集成I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路，SRAM控制电路连接SRAM存储芯片；其中I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路连接至FPGA内部总线；电源电路为其他电路提供工作电压；本实用新型专利技术具有自适应调节的优点，可以最大限度的减少屏幕光对用户的视力损伤，减少能源消耗。采用基于FPGA(可编程逻辑门阵列)的片上系统技术来实现LED背光亮度调节，提高系统响应速率，增强产品扩展性，降低产品开发成本。

【技术实现步骤摘要】

本技术涉及一种基于FPGA的液晶电视智能护眼系统。
技术介绍
随着消费者对环保、超薄、画质等要求的不断提高，近年来，液晶电视以其大尺寸、高清晰度、高对比度和越来越低廉的价格，击败CRT、背投、PDP，成为目前市场的绝对主流。而LED作为背光源已经应用于不同类型的显示器件。相对于传统的CCFL（发光冷阴极管）来说，LED的色域更宽、色彩更丰富，动态对比度远超CCFL；其次LED背光亮度高，使用寿命长，省电而且辐射更低；同时采用LED背光的液晶显示器件机身更薄，外形也更美观。如何更好的发挥LED背光的优势，使其在画质、能耗、尤其是减少用户视力损伤等方面更加智能化有着重大意义。通常液晶显示器件的屏幕亮度设定有手动设定方式和自动设定方式两种。通常手动设定屏幕亮度使显示器件不能随着环境光亮度而变化，用户需要频繁根据当前环境光亮度对屏幕亮度进行手动调节，造成不必要的能源消耗，并且缩短显示器件的寿命。若用户不去调节屏幕亮度，又会因为环境光亮度与屏幕亮度不匹配而造成视力损伤，影响视觉体验。现有的屏幕亮度自动设定方式依靠检测环境光亮度，由单片机或图像处理芯片来进行调节。由于这两种芯片通信方式都为串行方式，因此响应速率的提高有瓶颈，不利于在高清画质下对背光亮度进行调节。且这两种芯片扩展性不高，产品更新换代需要显示器件厂商对背光驱动进行全新设计，产片开发周期长，成本增加。
技术实现思路
本技术的目的是为了解决现有液晶显示器件亮度调节的非自适应性、低扩展性、低工作效率等问题，而提出一种基于FPGA(可编程逻辑门阵列)的液晶电视智能护眼系统。一种基于FPGA的液晶电视智能护眼系统，该系统包括：电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路，其中，FPGA控制电路包括FPGA芯片和SRAM存储芯片；FPGA芯片内部集成I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路，SRAM控制电路连接SRAM存储芯片；其中I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路连接至FPGA内部总线。本技术的有益效果为：本技术提出的智能护眼系统的硬件部分按照功能可分为电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路；光亮比对电路集成在FPGA控制电路中。环境光检测电路用来检测环境光亮度，通过I2C总线与FPGA芯片实现通信，将环境光数据传输给FPGA控制电路；FPGA控制电路中的光亮比对电路将接收到的环境光数据进行阈值对比，按照对比的结果判定是否需要发送PWM信号；LED亮度调节电路根据接收FPGA控制电路发送的PWM信号，调节LED背光亮度。本技术提出的基于FPGA的智能护眼系统，与手动调节屏幕亮度的方式相比，具有自适应调节的优点，可以最大限度的减少屏幕光对用户的视力损伤，减少能源消耗。与现有自动设定方式相比，采用基于FPGA(可编程逻辑门阵列)的片上系统技术来实现LED背光亮度调节，提高系统响应速率，增强产品扩展性，降低产品开发成本。附图说明图1为本技术涉及的基于FPGA的液晶电视智能护眼系统组成结构图；图2为本技术涉及的SRAM存储芯片与FPGA芯片间连接关系的电路图；图3为本技术涉及的电源电路的电路图；图4为本技术涉及的时钟电路与FPGA芯片连接关系的电路图；图5为本技术涉及的环境光检测电路与FPGA芯片连接关系的电路图；图6为本技术涉及的LED亮度调节电路与FPGA芯片间连接关系的电路图；具体实施方式具体实施方式一：本实施方式的基于FPGA的液晶电视智能护眼系统，结合图1所示，本智能护眼系统包括：FPGA控制电路，处理接收到的环境光数据，将环境光数据与设定的阈值进行比对，判定是否调整LED背光亮度；电源电路，用于给系统中的器件分别提供5.0V，3.3V和1.2V工作电压；时钟电路，用于为系统中的器件提供工作时钟；环境光检测电路，用于检测环境光亮度，并将环境光数据通过I2C总线传输给FPGA芯片；LED亮度调节电路，根据FPGA芯片数据处理的结果，调整LED背光阵列的亮度；FPGA控制电路包括FPGA芯片和SRAM芯片；SRAM存储芯片，用于存储FPGA芯片所需要的算法与程序文件；FPGA芯片，用于接收环境光数据，数据处理，判定是否调整LED背光亮度；FPGA芯片分别连接时钟电路、环境光检测电路、LED亮度调节电路；其中，FPGA芯片内部集成I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路；SRAM控制电路连接SRAM存储芯片；其中I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路连接至FPGA内部总线。具体实施方式二：与具体实施方式一不同的是，本实施方式的基于FPGA的液晶电视智能护眼系统，所述FPGA控制电路包括：FPGA芯片和SRAM存储芯片；且FPGA芯片内部集成光亮对比电路和SRAM控制电路，SRAM存储芯片通过SRAM控制电路连接FPGA芯片；SRAM存储芯片，用于存储FPGA芯片所需要的算法与程序文件；FPGA芯片，用于光亮数据比对，判定是否调整LED背光亮度；其中，如图2所示，FPGA芯片的nSCO引脚连接SRAM芯片的S#号引脚；FPGA芯片的DCLK引脚通过电阻R25连接SRAM芯片的C引脚；FPGA芯片的ASDO引脚连接SRAM芯片的DQ0引脚；FPGA芯片的DATA0引脚通过电阻R26连接SRAM芯片的DQ1引脚；FPGA芯片的VCCIO引脚接入3.3V电源输入端；VCCINT引脚接入1.2V电源输入端；SRAM芯片的VSS引脚接地；HOLD#引脚和W#引脚并联接入3.3V电源输入端；VCC引脚同时连接3.3V电源输入端和电容C36，电容C36另一端接地。具体实施方式三：与具体实施方式一或二不同的是，本实施方式的基于FPGA的液晶电视智能护眼系统，所述电源电路包括：两个型号为MP2144的电压转换芯片VR1和VR2，分别用于生成1.2V工作电压和3.3V工作电压；其中，如图3所示，外接5V_INPUT电源正极通过电流继电器F1接入5.0V电源输入端，负极接地；稳压管D1反向极接入5.0V电源输入端，正向极接地；5.0V电源输入端和3.3V电源输入端之间依次串联电源转换芯片VR1和电感L1，电感L1两端分别与VR1的SW引脚和3.3V电源输入端连接；电解电容C1与电解电容C2同向并联，正极性端接VR1的VIN引脚，负极性端接地；电阻R1一端接VR1的VIN引脚，另一端接入VR1的PG引脚；电阻R2一端接VR1的VIN引脚，另一端接VR1的EN引脚；电阻R3一端接VR1的FB引脚，另一端接地；电阻R4一端接VR1的FB引脚，另一端接3.3V电源输入端；电解电容C3与电容C4并联，C3正极性端接3.3V电源输入端，负极性端接地；VR1的两个GND引脚接地，OUT引脚接3.3V电源输入端；5.0V电源输入端和1.2V电源输入端之间依次串联电源转换芯片VR2和电感L2，电感L2两端分别与VR2的SW引脚和1.2V电源输入端连接；电解电容C5与电解电容C6同向并联，正极性端接VR2的VIN引脚，负极性端接地；电阻R5一端接VR本文档来自技高网...

【技术保护点】
一种基于FPGA的液晶电视智能护眼系统，其特征在于：基于FPGA的液晶电视智能护眼系统包括：电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路；其中，FPGA控制电路包括FPGA芯片和SRAM存储芯片；FPGA芯片内部集成I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路，SRAM控制电路连接SRAM存储芯片；其中I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路连接至FPGA内部总线，其中：FPGA芯片的nSCO引脚连接SRAM芯片的S#号引脚；FPGA芯片的DCLK引脚通过电阻R25连接SRAM芯片的C引脚；FPGA芯片的ASDO引脚连接SRAM芯片的DQ0引脚；FPGA芯片的DATA0引脚通过电阻R26连接SRAM芯片的DQ1引脚；FPGA芯片的VCCIO引脚接入3.3V电源输入端；VCCINT引脚接入1.2V电源输入端；SRAM芯片的VSS引脚接地；HOLD#引脚和W#引脚并联接入3.3V电源输入端；VCC引脚同时连接3.3V电源输入端和电容C36，电容C36另一端接地。

【技术特征摘要】
1.一种基于FPGA的液晶电视智能护眼系统，其特征在于：基于FPGA的液晶电视智能护眼系统包括：电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路；其中，FPGA控制电路包括FPGA芯片和SRAM存储芯片；FPGA芯片内部集成I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路，SRAM控制电路连接SRAM存储芯片；其中I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路连接至FPGA内部总线，其中：FPGA芯片的nSCO引脚连接SRAM芯片的S#号引脚；FPGA芯片的DCLK引脚通过电阻R25连接SRAM芯片的C引脚；FPGA芯片的ASDO引脚连接SRAM芯片的DQ0引脚；FPGA芯片的DATA0引脚通过电阻R26连接SRAM芯片的DQ1引脚；FPGA芯片的VCCIO引脚接入3.3V电源输入端；VCCINT引脚接入1.2V电源输入端；SRAM芯片的VSS引脚接地；HOLD#引脚和W#引脚并联接入3.3V电源输入端；VCC引脚同时连接3.3V电源输入端和电容C36，电容C36另一端接地。2.根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于：所述电源电路包括：两个型号为MP2144的电压转换芯片VR1和VR2，其中：外接5V_INPUT电源正极通过电流继电器F1接入5.0V电源输入端，负极接地；稳压管D1反向极接入5.0V电源输入端，正向极接地；5.0V电源输入端和3.3V电源输入端之间依次串联电源转换芯片VR1和电感L1，电感L1两端分别与VR1的SW引脚和3.3V电源输入端连接；电解电容C1与电解电容C2同向并联，正极性端接VR1的VIN引脚，负极性端接地；电阻R1一端接VR1的VIN引脚，另一端接入VR1的PG引脚；电阻R2一端接VR1的VIN引脚，另一端接VR1的EN引脚；电阻R3一端接VR1的FB引脚，另一端接地；电阻R4一端接VR1的FB引脚，另一端接3.3V电源输入端；电解电容C3与电容C4并联，C3正极性端接3.3V电源输入端，负极性端接地；VR1的两个GND引脚接地，OUT引脚接3.3V电源输入端；5.0V电源输入端和1.2V电源输入端之间依次串联电源转换芯片VR2和电感L2，电感L2两端分别与VR2的SW引脚和1.2V电源输入端连接；电解电容C5与电解电容C6同向并联，正极性端接VR2的VIN引脚，负极性端接地；电阻R5一端接VR2的VIN引脚，另一端接入VR2的PG引脚；电阻R6一端接VR2的VIN引脚，另一端接VR2的EN引脚；电阻R8一端接VR1的FB引脚，另一端接地；电阻R7一端接VR1的FB引脚，另一端接1.2V电源输入端；电解电容C7与电容C8并联，C7正极性端接1.2V电源输入端，负极性端接地；VR2的两个GND引脚接地，OUT引脚接1.2V电源输入端。3.根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于：所述时钟电路包括：型号为DS1302的时钟芯片CLOCK、晶体振荡器Y1以及共用FPGA控制电路的FPGA芯片，FPGA芯片内部集成CLK时钟电路，CLK时钟电路连接时钟芯片CLOCK；其中，时钟芯片CLOCK与FPGA芯片连接处电路关系为：FPGA芯片的SCLK引脚与时钟芯片的SCLK引脚连接，FPGA芯片的nRST引脚与时钟芯片的 引脚连接，FPGA芯片的DATA引脚与时钟芯片的I/O引脚连接；FPGA芯片的SCLK引脚通过上拉电阻R22连接3.3V电源输入端；FPGA芯片的nRST引脚通过上拉电阻R23连接3.3V电源输入端；FPGA芯片的DATA引脚通过上拉电阻R24连接3.3V电源输入端；晶体振荡器Y1两端分别连接时钟芯片CLOCK的...

【专利技术属性】
技术研发人员：王鹏，邵明磊，梁超，景永豪，王慧，李琳琳，
申请(专利权)人：哈尔滨理工大学，
类型：新型
国别省市：黑龙江;23