具有不同鳍宽的半导体器件制造技术

本发明专利技术提供了一种具有不同鳍宽的半导体器件。半导体器件，包括：衬底，其包括第一区域和第二区域；第一鳍部，其布置在第一区域上并且从衬底的顶表面突出；第二鳍部，其布置在第二区域上并且从衬底的顶表面突出；第一隔离件，其接触第一鳍部；以及第二隔离件，其接触第二鳍部。第一鳍部的上部从第一隔离件突出，第二鳍部的上部从第二隔离件突出，N型晶体管位于第一区域中，P型晶体管位于第二区域中，并且第一鳍部的上部的宽度不同于第二鳍部的上部的宽度。

【技术实现步骤摘要】
本申请是基于2013年3月19日提交的、申请号为201310087395.9、专利技术创造名称为“具有不同鳍宽的鳍式场效应晶体管的制作方法”的中国专利申请的分案申请。相关申请的交叉引用本申请要求于2012年3月19日在韩国知识产权局提交的韩国专利申请No.10-2012-0027735的优先权，其整体内容通过引文方式并入本文。
技术介绍
本专利技术构思的实施例涉及场效应晶体管，特别是涉及鳍式场效应晶体管(FINFETS)的制作方法。半导体器件因为其尺寸小、功能多和/或成本低的特点被认为是电子工业领域中的重要元件。半导体器件大致上可分为用于存储数据的存储器件、用于处理数据的逻辑器件以及同时包括存储元件和逻辑元件的混合器件。对快速和/或低功耗电子器件的需求的增加，可能要求半导体器件具有更快的操作速度和/或更低的操作电压。为了满足这些要求，半导体器件可包括具有更加复杂的结构和/或更高的集成密度的组件。
技术实现思路
本专利技术构思的实施例提供了场效应晶体管的制作方法。根据这些方法形成的一些场效应晶体管包括具有彼此不同宽度的鳍部。根据本专利技术构思的一些示例性实施例，一种制作集成电路器件的方法包括：形本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，其包括第一区域和第二区域；第一鳍部，其布置在第一区域上并且从衬底的顶表面突出；第二鳍部，其布置在第二区域上并且从衬底的顶表面突出；第一隔离件，其接触第一鳍部；以及第二隔离件，其接触第二鳍部，其中，第一鳍部的上部从第一隔离件突出，第二鳍部的上部从第二隔离件突出，N型晶体管位于第一区域中，P型晶体管位于第二区域中，并且第一鳍部的上部的宽度不同于第二鳍部的上部的宽度。

【技术特征摘要】
2012.03.19 KR 10-2012-00277351.一种半导体器件，包括：衬底，其包括第一区域和第二区域；第一鳍部，其布置在第一区域上并且从衬底的顶表面突出；第二鳍部，其布置在第二区域上并且从衬底的顶表面突出；第一隔离件，其接触第一鳍部；以及第二隔离件，其接触第二鳍部，其中，第一鳍部的上部从第一隔离件突出，第二鳍部的上部从第二隔离件突出，N型晶体管位于第一区域中，P型晶体管位于第二区域中，并且第一鳍部的上部的宽度不同于第二鳍部的上部的宽度。2.根据权利要求1所述的半导体器件，其中，第一区域为NMOS晶体管区域，并且第二区域为PMOS晶体管区域。3.根据权利要求1所述的半导体器件，其中，在与第一隔离件的顶表面相同的水平高度处测量的第一鳍部的上部的宽度不同于在与第二隔离件的顶表面相同的水平高度处测量的第二鳍部的上部的宽度。4.根据权利要求1所述的半导体器件，其中，在第一水平高度处测量的第一鳍部的上部的宽度不同于在所述第一水平高度处测量的第二鳍部的上部的宽度。5.根据权利要求1所述的半导体器件，其中，第一鳍部的侧壁凹进地弯曲，并且第二鳍部的侧壁凹进地弯曲。6.根据权利要求1所述的半导体器件，其中，在第一鳍部的上部的顶表面与第一鳍部的上部的最低水平高度之间的中间水平高度处测量的第一鳍部的上部的宽度不同于在第二鳍部的上部的顶表面与第二鳍部的上部的最低水平高度之间的中间水平高度处测量的第二鳍部的上部的宽度。7.根据权利要求1所述的半导体器件，其中，第一鳍部的上部的宽度大于第二鳍部的上部的宽度。8.根据权利要求1所述的半导体器件，其中，第一鳍部的顶表面与第二鳍部的顶表面共面。9.根据权利要求1所述的半导体器件，其中，第一鳍部的顶表面不与第二鳍部的顶表面共面。10.一种半导体器件，包括：衬底，其包括第一区域和第二区域；第一鳍部，其布置在第一区域上并且从衬底的顶表面突出；第二鳍部，其布置在第二区域上并且从衬底的顶表面突出；第一隔离件，其接触第一鳍部；以及第二隔离件，其接触第二鳍部，其中，第一鳍部的上部从第一隔离件突出并且包括第一沟道区域，第二鳍部的上部从第二隔离件突出并且包括第二沟道区域，N型晶体管位于第一区域中，P型晶体管位于第二区域中，第一鳍部的上部的宽度不同于第二鳍部的上部的宽度，并且第一鳍部的高度不同于第二鳍部的高度。11.根据权利要求10所述的半导体器件，其中，第一鳍部的下部接触第一隔离件，并且第二鳍部的下部接触第二隔离件。12.根据权利要求10所述的半导体器件，其中，N型晶体管的阈值电压不同于P型晶体管的阈值电压。13.根据权利要求10所述的半导体器件，其中，第一沟道区域是用于NMOS晶体管的沟道，并且第二沟道区域是用于PMOS晶体管的沟道。14.根据权利要求10所述的半导体器件，其中，在与第一隔离件的顶表面相同的水平高度处测量的第一鳍部的上部的宽度不同于在与第二隔离件的顶表面相同的水平高度处测量的第二鳍部的上部的宽度。15.根据权利要求10所述的半导体器件，其中，在第一水平高度处测量的第一鳍部的上部的宽度不同于在所述第一水平高度处测量的第二鳍部的上部的宽度。16.根据权利要求10所述的半导体器件，其中，第一隔离件的底表面不与第二隔离件的底表面共面17.根据权利要求10所述的半导体器件，其中，第一鳍部的顶表面与第二鳍部的顶表面共面。18.根据权利要求10所述的半导体器件，还包括位于第一鳍部上并位于第二鳍部上的栅极结构，并且栅极结构与第一鳍部和第二鳍部交叉。19.根据权利要求10所述的半导体器件，其中，第一鳍部的侧壁具有这样的点，在该点处第一鳍部的侧壁凹进地弯曲，并且第二鳍部的侧壁具有这样的点，在该点处第二鳍部的侧壁凹进地弯曲。20.一种半导体器件，包括：衬底，其包括第一区域和第二区域；第一鳍部，其布置在第一区域上并且从衬底的顶表面突出，第一鳍部包括第一上部和第一下部；第二鳍部，其布置的第二区域上并且从衬底的顶表面突出，第二鳍部包括第二上部和第二下部；第一隔离件，其接触第一鳍部的第一下部；以及第二隔离件，其接触第二鳍部的第二下部，其中，第一鳍部的第一上部从第一隔离件突出，第二鳍部的第二上部从第二隔离件突出，N型晶体管位于第一区域中，P型晶体管位于第二区域中，第一鳍部的第一下部的宽度大于第一鳍部的第一上部的宽度，第二鳍部的第二下部的宽度大于第二鳍部的第二上部的宽度，第一鳍部的第一上部的宽度不同于第二鳍部的第二上部的宽度，并且第一鳍部的高度不同于第二鳍部的高度。21.根据权利要求20所述的半导体器件，其中，第一鳍部的侧壁具有弯曲点，在该弯曲点处第一鳍部的侧壁凹进地弯曲，并且第二鳍部的侧壁具有弯曲点，在该弯曲点处第二鳍部的侧壁凹进地弯曲。22.一种半导体器件，包括：衬底，其包括第一区域和第二区域；多个鳍部，其从衬底的顶表面突出，所述多个鳍部包括...

【专利技术属性】
技术研发人员：吴昌佑，闵信喆，李钟昱，李忠浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR