像素电路制造技术

本实用新型专利技术涉及显示技术领域，提供了一种像素电路，应用于显示面板中，该像素电路包含：第一开关晶体管、储存电容、液晶电容以及第二开关晶体管。第一开关晶体管包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极。液晶电容与储存电容并联耦接于第一漏极以及共同电极端。第二开关晶体管包含耦接于共同电极端的第二栅极、耦接于数据线的第二源极以及耦接于第一漏极的第二漏极。本实用新型专利技术的像素电路可使像素充电能力提升，避免环境因素造成充电能力不足的问题。

【技术实现步骤摘要】

本技术涉及显示
，且特别是有关于一种应用于显示面板中的像素电路。
技术介绍
在平面显示技术中，显示面板常设置有许多像素单元。像素单元经常采用薄膜晶体管做为对储存电容和液晶电容进行充电的组件。然而，在部份环境因素，例如但不限于低温的情形下，薄膜晶体管常常无法完全导通，造成电容充电不足的状况。又例如在进行电磁干扰测试时，薄膜晶体管可能因此受到影响无法正常导通，亦无法对电容正常地进行充电。因此，如何设计一个新的应用于显示面板中的像素电路，以解决上述的问题，乃为业界亟待解决的问题。
技术实现思路
本技术的像素电路可使像素充电能力提升，避免环境因素造成充电能力不足的问题。本技术的一方面是在提供一种像素电路，其特征在于，应用于显示面板中。所述像素电路包含：第一开关晶体管、储存电容、液晶电容以及第二开关晶体管。第一开关晶体管包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极。液晶电容与储存电容并联耦接于第一漏极以及共同电极端。第二开关晶体管包含耦接于共同电极端的第二栅极、耦接于数据线的第二源极以及耦接于第一漏极的第二漏极。根据本技术的一实施例，其中第一开关晶体管以及第二开关晶体管分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。根据本技术的一实施例，其中第一开关晶体管根据扫描线的扫描信号导通，以传送数据线的数据信号至储存电容及液晶电容。根据本技术的一实施例，其中第二开关晶体管根据共同电极端的电压导通，以传送数据线的数据信号至储存电容及液晶电容。本技术的另一方面是在提供一种像素电路，其特征在于，应用于显示面板中。所述像素电路包含：第一开关晶体管、驱动晶体管、有机发光二极管、液晶电容以及第二开关晶体管。第一开关晶体管包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极。驱动晶体管包含耦接于第一漏极的第二栅极、耦接于驱动电压源的第二源极以及第二漏极。有机发光二极管耦接于第二漏极以及共同电极端。储存电容耦接于第一漏极以及共同电极端。第二开关晶体管包含耦接于共同电极端的第二栅极、耦接于数据线的第三源极以及耦接于第一漏极的第三漏极。根据本技术的一实施例，其中第一开关晶体管以及第二开关晶体管分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。根据本技术的一实施例，其中第一开关晶体管根据扫描线的扫描信号导通，以传送数据线的数据信号至储存电容以及驱动晶体管的第二栅极。根据本技术的一实施例，其中第二开关晶体管根据共同电极端的电压导通，以传送数据线的数据信号至储存电容以及驱动晶体管的第二栅极。应用本技术的优点在于通过像素电路所设置的第二开关晶体管，根据共同电极端的电压导通来使像素充电能力提升，避免环境因素造成充电能力不足的问题。附图说明图1是本技术一实施例中，一种像素电路的示意图；以及图2是本技术一实施例中，一种像素电路的示意图。具体实施方式请参照图1。图1为本技术一实施例中，一种像素电路100的电路图。像素电路100应用于显示面板(未绘示)中，并耦接于扫描线SL及数据线DL。像素电路100包含：第一开关晶体管102、储存电容Cs、液晶电容Clc以及第二开关晶体管104。于一实施例中，第一开关晶体管102以及第二开关晶体管104分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。第一开关晶体管102包含栅极G11、源极SD11以及漏极SD12。其中，栅极G11耦接于扫描线SL，源极SD11则耦接于数据线DL。储存电容Cs与液晶电容Clc并联耦接于漏极SD12以及共同电极端Vcom。其中，共同电极端Vcom具有一直存在的非零电压。在不同的驱动模式下，共同电极端Vcom可为不变的固定电压亦或在不同的电压间变动。于一实施例中，第一开关晶体管102的栅极G11接收扫描线SL而来的扫描信号SCAN，以根据扫描信号SCAN的电压导通。于一实施例中，扫描信号SCAN来自于显示面板中的扫描驱动器(未绘示)。进一步地，第一开关晶体管102通过源极SD11接收数据信号DATA，并由漏极SD12传送数据信号DATA至储存电容Cs与液晶电容Clc。于一实施例中，数据信号DATA来自于显示面板中的数据驱动器(未绘示)。第二开关晶体管104包含耦接于共同电极端Vcom的栅极G21、耦接于数据线DL的源极SD21以及耦接于漏极SD12的漏极SD22。第二开关晶体管104根据共同电极端Vcom的电压导通，以传送数据线DL的数据信号DATA至储存电容Cs与液晶电容Clc。在部份环境因素，例如但不限于低温的情形下，第一开关晶体管102可能会无法完全导通，造成对上述的储存电容Cs与液晶电容Clc充电不足的状况。又例如在进行电磁干扰测试时，第一开关晶体管102可能因此受到影响无法正常导通，亦无法对储存电容Cs与液晶电容Clc正常地进行充电。因此，根据来自共同电极端Vcom且经常存在的电压导通的第二开关晶体管104可辅助或是替代第一开关晶体管102，来对储存电容Cs与液晶电容Clc进行充电，以避免上述状况中充电不足的情形。并且，在一般运作的情形中，第二开关晶体管104亦可具有电压预充的功能，使得第一开关晶体管102不需要很大的扫描信号SCAN电压，即可达到对储存电容Cs与液晶电容Clc足额的充电量。请参照图2。图2为本技术一实施例中，一种像素电路200的电路图。像素电路200应用于显示面板(未绘示)中，并耦接于扫描线SL及数据线DL。像素电路200包含：第一开关晶体管202、驱动晶体管204、有机发光二极管OLED、储存电容Cs以及第二开关晶体管206。于一实施例中，第一开关晶体管202、驱动晶体管204以及第二开关晶体管206分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。第一开关晶体管202包含栅极G11、源极SD11以及漏极SD12。其中，栅极G11耦接于扫描线SL，源极SD11则耦接于数据线DL。驱动晶体管204包含耦接于漏极SD12的栅极G21、耦接于驱动电压源Vdd的源极SD21以及漏极SD22。有机发光二极管OLED耦接于漏极SD22以及共同电极端Vcom。储存电容Cs耦接于漏极SD12以及共同电极端Vcom。其中，共同电极端Vcom具有一直存在的非零电压。在不同的驱动模式下，共同电极端Vcom可为不变的固定电压亦或在不同的电压间变动。于一实施例中，第一开关晶体管202的栅极G11接收扫描线SL而来的扫描信号SCAN，以根据扫描信号SCAN的电压导通。于一实施例中，扫描信号SCAN来自于显示面板中的扫描驱动器(未绘示)。进一步地，第一开关晶体管202通过源极SD11接收数据信号DATA，并由漏极SD12传送数据信号DATA至储存电容Cs与驱动晶体管204的栅极G21。于一实施例中，数据信号DATA来自于显示面板中的数据驱动器(未绘示)。驱动晶体管204根据数据信号DATA导通，以根据来自驱动电压源Vdd的驱动电流Id驱动有机发光二极管OLED。第二开关晶体管206包含耦接于共同电极端Vcom的栅极G31、耦接于数据线DL的源极SD31以及耦接于漏极SD12的漏极SD32。第二开关晶体管206根据共同电极端Vc本文档来自技高网...

【技术保护点】
一种像素电路，应用于显示面板中，其特征在于，所述像素电路包含：第一开关晶体管，包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极；储存电容；液晶电容，与所述储存电容并联耦接于所述第一漏极以及共同电极端；以及第二开关晶体管，包含耦接于所述共同电极端的第二栅极、耦接于所述数据线的第二源极以及耦接于所述第一漏极的第二漏极。

【技术特征摘要】
1.一种像素电路，应用于显示面板中，其特征在于，所述像素电路包含：第一开关晶体管，包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极；储存电容；液晶电容，与所述储存电容并联耦接于所述第一漏极以及共同电极端；以及第二开关晶体管，包含耦接于所述共同电极端的第二栅极、耦接于所述数据线的第二源极以及耦接于所述第一漏极的第二漏极。2.根据权利要求1所述的像素电路，其特征在于，所述第一开关晶体管以及所述第二开关晶体管分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。3.根据权利要求1所述的像素电路，其特征在于，所述第一开关晶体管根据所述扫描线的扫描信号导通，以传送所述数据线的数据信号至所述储存电容及所述液晶电容。4.根据权利要求1所述的像素电路，其特征在于，所述第二开关晶体管根据所述共同电极端的电压导通，以传送所述数据线的数据信号至所述储存电容及所述液晶电容。5.一种像素电路，应用于显示面板中，其特征在于，所述像素电路包含：第一开关晶体管，...

【专利技术属性】
技术研发人员：王豪伟，江佳铭，张原豪，
申请(专利权)人：中华映管股份有限公司，
类型：新型
国别省市：中国台湾;71