一种防止FPGA寄存器粘连的检测系统及方法技术方案

技术编号:14130890 阅读:207 留言:0更新日期:2016-12-09 19:32
本发明专利技术公开了一种防止FPGA寄存器粘连的检测系统,包括数据采集模块、数据寄存模块、数据检测模块,所述数据采集模块对滤波处理后的检测信号进行多次采集并将每次采集到的数据存储在数据寄存模块中,所述数据检测模块对采集到的数据进行判断,当判读采集的数据为非正常的数据时,判断FPGA寄存器发生粘连错误。本发明专利技术还提供一种防止FPGA寄存器粘连的检测方法。本发明专利技术采用的技术方案,不需要通过FPGA芯片判断采集数据的正确性,减小FPGA寄存器粘连导致的数据错误,提高系统的安全性,而且采集的数据能够实时输出,无需延时一个周期,保证了数据的实时性。

【技术实现步骤摘要】

本专利技术涉及计算机
,尤其涉及防止FPGA寄存器粘连的检测技术。
技术介绍
由于FPGA能够灵活的实现对不同数据的采集,并且采集速度块,因此信号系统中无论是计算机联锁(computer-based interlocking,CBI)还是车载列车自动防护系统(AUTO train protection,ATP)等核心列控子系统,都需要使用FPGA采集来的外部数据。FPGA采集数据的正确性对系统非常重要,目前对FPGA采集的数据的检测主要依靠两个方面:一、依靠FPGA芯片自己对数据进行检测判断;二、将采集到的数据编码后发送给第三方处理器(例如ARM、POWER PC)进行判断。目前常用的这两种方式都无法正确的判断FPGA芯片本身的寄存器是否发生粘连后而将错误的数据进行处理的情况。1.FPGA芯片自我判断方式当此检测方式涉及到系统的安全时,必须保证数据的正确性,尤其不能将错误数据判断成正确数据,这在轨道交通、航空航天等对于安全性要求非常高的场合是无法容忍的错误。此方式非常容易由于FPGA芯片本身寄存器发生粘连而将错误的数据当成正确数据上传,尤其是还是采用单通道的板卡。此种数据检测本文档来自技高网...
一种<a href="http://www.xjishu.com/zhuanli/55/201610564573.html" title="一种防止FPGA寄存器粘连的检测系统及方法原文来自X技术">防止FPGA寄存器粘连的检测系统及方法</a>

【技术保护点】
一种防止FPGA寄存器粘连的检测系统,其特征在于:包括数据采集模块、数据寄存模块、数据检测模块,所述数据采集模块对滤波处理后的检测信号进行多次采集并将每次采集到的数据存储在数据寄存模块中,所述数据检测模块对采集到的数据进行判断,当判读采集的数据为非正常的数据时,判断FPGA寄存器发生粘连错误。

【技术特征摘要】
1.一种防止FPGA寄存器粘连的检测系统,其特征在于:包括数据采集模块、数据寄存模块、数据检测模块,所述数据采集模块对滤波处理后的检测信号进行多次采集并将每次采集到的数据存储在数据寄存模块中,所述数据检测模块对采集到的数据进行判断,当判读采集的数据为非正常的数据时,判断FPGA寄存器发生粘连错误。2.根据权利要求1所述的一种防止FPGA寄存器粘连的检测系统,其特征在于:所述数据寄存模块为一个8位的寄存器。3.一种防止FPGA寄存器粘连的检测方法,其特征在于:首先,FPGA对滤波处理后的检测信号进行多次采集并将每次采集到的数据存储至数据寄存模块内;然后将采集到的数据直接发送给处理器进行数据的判断;最后,当判读采集的数据为...

【专利技术属性】
技术研发人员:舒亚明徐成闻张颂周在福
申请(专利权)人:浙江众合科技股份有限公司
类型:发明
国别省市:浙江;33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1