基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法技术方案

本发明专利技术提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，所述PowerPC处理器通过Local Bus总线与FPGA芯片连接，且所述PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；所述FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块。基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，包括以下步骤：S1、在Vivado中生成需要自动转换的四个FPGA版本对应的二进制文件；S2、将任意FPGA版本的bit文件通过JTAG下载器写进FPGA芯片；S3、PowerPC处理器控制切换FLASH芯片的地址高两位形成4个FLASH存储空间，PowerPC处理器将FPGA芯片中的每个FPGA版本依次烧写至对应的FLASH存储空间中。本发明专利技术增加了应用的灵活性和功能性。

【技术实现步骤摘要】

本专利技术涉及图形开发
，具体涉及一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法。
技术介绍
目前，随着对板卡性能的要求越来越高，FPGA越来越广泛的应用在各个系统中。现有的FPGA升级需要使用JTAG下载器固化代码，导致系统的灵活性低。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法，可以很好地解决现有的FPGA升级使用JTAG下载器固化代码导致系统的灵活性低的问题。为达到上述要求，本专利技术采取的技术方案是：提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，PowerPC处理器通过Local Bus总线与FPGA芯片连接，且PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块。基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，包括以下步骤：S1、在Vivado中生成需要自动转换的四个FPGA版本对应的二进制文件；S2、将任意FPGA版本的bit文件通过JTAG下载器写进FPGA芯片；S3、PowerPC处理器控制切换FLASH芯片的地址高两位形成4个FLASH存储空间，PowerPC处理器将FPGA芯片中的每个FPGA版本依次烧写至对应的FLASH存储空间中。该基于FPGA和PowerPC的FPGA启动加载FLASH升级系统具有的优点如下：将不同的FPGA版本存储在不同的FLASH存储空间中，PowerPC通过对FPGA芯片的加载复位脚和FLASH芯片地址线的控制可以实现4个版本FPGA代码的自由切换，无需使用JTAG下载器固化代码，不仅为调试系统提供了很大的便利，而且在各种不同的应用中使用方便，大大节省了人力和时间，增加了应用的灵活性。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本申请系统的框架示意图；图2为本申请方法的流程示意图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。在以下描述中，对“一个实施例”、“实施例”、“一个示例”、“示例”等等的引用表明如此描述的实施例或示例可以包括特定特征、结构、特性、性质、元素或限度，但并非每个实施例或示例都必然包括特定特征、结构、特性、性质、元素或限度。另外，重复使用短语“根据本申请的一个实施例”虽然有可能是指代相同实施例，但并非必然指代相同的实施例。为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。根据本申请的一个实施例，提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，如图1所示，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，PowerPC处理器通过Local Bus总线与FPGA芯片连接，且PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块，实现FPGA芯片对FLASH芯片的读写。提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，如图2所示，包括以下步骤：S1、在Vivado中生成需要自动转换的四个FPGA版本对应的二进制文件，每个版本的FPGA文件包含将Local Bus接口转换为FLASH接口的程序模块；S2、将任意FPGA版本的bit文件通过JTAG下载器写进FPGA芯片，此时FPGA芯片上已经有了将Local Bus接口转换为FLASH接口的程序模块；S3、PowerPC处理器控制切换FLASH芯片的地址高两位形成4个FLASH存储空间，PowerPC处理器将FPGA芯片中的每个FPGA版本依次烧写至对应的FLASH存储空间中，其中版本1对应00，版本2对应01，版本3对应10，版本4对应11。烧写完成后重新上电，之后PowerPC处理器就能通过对FPGA芯片的加载复位脚和FLASH芯片地址线的控制来实现4个版本FPGA代码的自由切换，具体方法为：先切换地址，然后将FPGA芯片的加载复位脚置高，此时FPGA芯片将加载对应的FPGA版本。以上所述实施例仅表示本专利技术的几种实施方式，其描述较为具体和详细，但并不能理解为对本专利技术范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进，这些都属于本专利技术保护范围。因此本专利技术的保护范围应该以所述权利要求为准。本文档来自技高网...

【技术保护点】
基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，其特征在于，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，所述PowerPC处理器通过Local Bus总线与FPGA芯片连接，且所述PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；所述FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块。

【技术特征摘要】
1.基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，其特征在于，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，所述PowerPC处理器通过Local Bus总线与FPGA芯片连接，且所述PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；所述FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块。2.基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，其特征在于，...

【专利技术属性】
技术研发人员：刘宇波，施文韬，
申请(专利权)人：成都金本华电子有限公司，
类型：发明
国别省市：四川;51