包含级联LDO调控的电路和技术制造技术

本公开涉及包含级联LDO调控的电路和技术。一种调节器电路可具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压；其中第二回路带宽窄于第一回路带宽。调节器电路不需要要求外部电容器。调节器电路可被用于提供增强的电源抑制和噪声性能中的一个或多个。

【技术实现步骤摘要】

技术介绍
一般从具有与输出噪声和电源抑制(PSR)相关的严格规范的电源利用工作能量对精密模拟电路和系统进行供电。例如，可以使用具有低输出噪声和高PSR的线性调压器，其可被称为LDO(低压差)调节器。根据各种应用，LDO调节器可被耦接至诸如电池之类的能量源或者耦接至开关模式电源(SMPS)的输出。集成电路中实现的LDO可使用集成电路外部的分立的去耦电容器，以有助于满足LDO启动的负载电路的瞬时负载电路要求。分立电容器可用于其它目的，例如有助于降低电压基准电路的输出的噪声，其中电压基准电路被耦接至LDO调节器。
技术实现思路
除了其它事情之外，本专利技术人已经认识到，要求外部电容器的低压差调节器电路拓扑在某些应用中是不合适的或者不期望的。例如，要求外部电容器的LDO调节器电路通常消耗集成电路封装上的至少一个额外引脚，增加了板面积，而且通过向材料清单增加附加组件而增加了元件和系统成本。用于将外部电容器电耦接至集成电路裸片的键合引线还可提供将噪声耦接至LDO电路的途径，这可能使得LDO调节器的输出处的噪声性能衰退而对于某些应用(例如，其中LDO调节器电路被用于提供电源电压给精密模拟电路的应用)不可接受。除了其它事情之外，本专利技术人已经认识到，在满足针对LDO调节器的严格的电源抑制(PSR)和输出噪声规范、同时仍旧消除对外部去耦电容器的要求时会碰到挑战。由此，在一个示例中，本专利技术人已经开发了可包括使用LDO调节器电路的级联配置的电路和技术。这种级联配置可被用于提供经调节的输出，而不要求级联的LDO调节器电路的输出上的外部去耦电容器。级联配置还可允许针对与LDO调节器耦接的一个或更多基准电路的放松的噪声规范。按照这种方式，即使当外部电容器被省略时，这种级联配置也可降低面积要求，因为任何片上电容器或RC滤波器可相应地降低尺寸。本专利技术人还认识到，级联配置可提供相对于其他方案的降低的功耗，因为级联配置无需要求回路带宽像其他方案一样宽。在一个示例中，调节器电路可具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压。在一个示例中，第二回路带宽窄于第一回路带宽；而且第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。这一概览旨在提供本专利申请的主题的概览。并非旨在提供本专利技术的排他的或详尽的解释。详细说明被包含来提供关于本申请的进一步信息。附图说明图1总体上图示了一个示出了可包括布置成级联配置的第一和第二低压差(LDO)调节器电路的电路拓扑的示例。图2总体上图示了一个示出了可包括LDO调节器电路的电路拓扑的示例，例如可包括作为图1的示例中示出的或其它地方描述的级联拓扑的一部分。图3总体上图示了一个示出了可包括可用来例如图2的示例中所示的电路拓扑的PSR性能的等效电路拓扑的示例。图4总体上图示了一个示出了可包括LDO调节器电路的电路拓扑的示例，例如可包括作为图1的示例中示出的或其它地方描述的级联拓扑的一部分。图5总体上图示了一个示出了可包括可用来例如图4的示例中所示的电路拓扑的噪声性能的等效电路拓扑的示例。图6总体上图示了诸如一种方法之类的技术，其可包括将第一和第二LDO调节器电路以级联配置进行耦接，以及将第二LDO调节器电路的输出耦接至负载。在未必然按比例绘制的附图中，不同视图中的类似的标号可描述类似组件。具有不同字母下标的类似标号可表示类似组件的不同示例。附图总体上通过示例的方式而不是限制的方式图示了本文件中讨论的各种实施例。具体实施方式在一种方案中，为了实现来自调节器电路的高电源抑制(PSR)，调节器电路回路带宽可被规定成足够宽以抑制甚至来自电源输入(例如，VSUPPLY)的高频噪声。然而，随着针对调节器电路的输出的噪声规范变得更加严格，调节器的功耗因为这种宽的回路带宽而显著增大。而且，一种复杂的频率补偿方案被需要用于确保稳定性。与该方案不同，一种更加具有功率效率的技术可包括在调节器电路的输出处放置大的RC滤波器以过滤掉来自调节器的噪声。然而，该方案也存在一些限制，例如，这是因为包含在该RC电路的串联电阻器一般会导致输出电压VOUT不可接受地随着负载电流而变化。在另一方案中，有源低通滤波器结构可被用在调节器电路的输出处。有源低通滤波器电路中的放大器的带宽可做得很小来实现来自调节器电路的甚至低频噪声的好的过滤。但是，这种有源低通滤波方案会在输出引入更差的PSR，这至少部分地是由于低通滤波器的有限带宽(而且该滤波器被与调节器电路相同的供应节点馈送，不同于参考图1所示及描述的拓扑100以及本文的其它示例)。图1总体上图示了一个示出了可包括布置成级联配置的第一LDO调节器电路104A和第二LDO调节器电路104B的电路拓扑100的示例，例如共同集成作为共享集成电路120的一部分。第一和第二LDO调节器电路中的每个可包括反馈回路，如图1的示例中所图示。第一LDO调节器电路104A提供的第一反馈回路的回路带宽可宽于第二LDO调节器电路104B的回路带宽。能量源160，例如电压源，可被耦接至集成电路的电源引脚110处的节点VSUPPLY。源160可包括电池或其它电能源。在一个示例中，源160可包括开关模式电源(SMPS)或其它电路。引脚110处的VSUPPLY节点可被馈送至第一LDO调节器电路104A。第一LDO调节器电路104A随后可在中间节点VINT150处提供经调节的输出。中间节点150处的输出可作为输入电压而被馈送至第二LDO调节器电路104B以为第二LDO调节器电路104B供电。第二LDO调节器电路104B随后可在集成电路120的输出引脚130处提供输出VOUT。输出引脚130可被耦接至负载140，例如包括精密模拟电路(例如，锁相环、压控振荡器、低噪声放大器或功率放大器，作为示意示例)的负载。一个或多个基准节点，例如接地108A或接地108C，可被耦接至集成电路。可提供多个接地域。例如，基准节点108B可在集成电路120内使用。电压基准106可被包含作为集成电路120的一部分(或者经由基准输入引脚耦接至集成电路120)。基准电压VREF可被耦接至第一和第二LDO调节器电路104A或104B中的一个或多个。在一个示例中，利用带隙基准电路产生基准106。第一LDO调节器电路104A可包括相对于第二LDO调节器电路104B的更高带宽的反馈回路。第一LDO调节器电路104A的反馈结构可包括具有与基准电路106(例如，带隙基准电路)耦接的输入的第一误差放大器122(具有增益AH)以及提供可由βH表示的反馈系数的第一反馈网络124。第一误差放大器122的输出可被耦接至第一传输晶体管126(例如，正沟道金属氧化物半导体场效应晶体管(MOSFET)或“PMOS”器件)。第一LDO电路104A的输出可由节点VINT表示，而且该节点可被作为输本文档来自技高网...

【技术保护点】
一种调节器电路，具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压；其中第二回路带宽窄于第一回路带宽；以及其中第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。

【技术特征摘要】
2015.05.15 US 14/713,3121.一种调节器电路，具有级联拓扑，包括：具有供应节点的第一集成低压差(LDO)调节器电路，第一集成LDO调节器电路被配置成提供第一回路带宽而且被配置成利用供应节点提供的能量来向中间节点提供经调节的第一输出电压；以及具有与中间节点耦接的输入的第二集成LDO调节器电路，第二LDO调节器电路被配置成提供第二回路带宽而且被配置成向输出节点提供经调节的第二输出电压；其中第二回路带宽窄于第一回路带宽；以及其中第一和第二LDO调节器电路被配置成提供规定的电源抑制比(PSRR)以及规定的输出噪声电压密度，而不要求与处于包括第一和第二集成LDO调节器的集成电路外部的输出节点耦接的分立电容器。2.根据权利要求1所述的调节器电路，其中第一集成LDO调节器电路的回路增益远高于规定频率范围内的单位增益；以及其中第二集成LDO调节器电路的回路增益远低于规定频率范围内的单位增益3.根据权利要求1所述的调节器电路，其中第一和第二集成LDO调节器电路中的每个都包括耦接至传输晶体管的误差放大器。4.根据权利要求3所述的调节器电路，其中第一集成LDO调节器的传输晶体管包括第一导电类型；以及其中第二集成LDO调节器电路的传输晶体管包括相反的第二导电类型。5.根据权利要求4所述的调节器电路，其中第一集成LDO调节器的传输晶体管包括PMOS器件；以及其中第二集成LDO调节器电路的传输晶体管包括NMOS器件。6.根据权利要求4所述的调节器电路，其中NMOS器件包括本征器件。7.根据权利要求1所述的调节器电路，其中第一集成LDO调节器电路包括：折叠级联级；以及耦接在折叠级联级和集成传输晶体管之间的缓冲级。8.根据权利要求7所述的调节器电路，包括串联RC网络，其被配置成提供与第一集成LDO调节器电路的单位增益带宽对应的频率附近的零点。9.根据权利要求7所述的调节器电路，其中折叠级...

【专利技术属性】
技术研发人员：A·K·辛格，N·库塔恩，S·加尼萨恩，
申请(专利权)人：亚德诺半导体集团，
类型：发明
国别省市：百慕大群岛;BM