固态成像装置制造方法及图纸

本申请公开了一种固态成像装置，所述固态成像装置包括：像素阵列单元；列处理单元，包括至少两个存储器、比较器和计数器；以及参考信号生成单元，被配置为产生参考信号，其中所述至少两个存储器连接到所述比较器，并且所述至少两个存储器中的至少一个连接到所述参考信号生成单元。

【技术实现步骤摘要】
本申请是2012年5月25日提交的申请号为201210165968.0的专利技术专利申请“固态成像装置和相机系统”的分案申请。
本专利技术涉及一种固态成像装置，其以CMOS图像传感器为代表。
技术介绍
CMOS图像传感器可以通过使用与典型的CMOS集成电路相同的制造工艺来制造，并且可以用单个电源来驱动。另外，可以制造使用CMOS工艺的模拟电路或逻辑电路以在单个芯片中共存。因此，CMOS图像传感器具有许多优点，使得可以减少外围IC的数量。CCD的输出电路的主流是使用具有浮动扩散(FD)层的FD放大器的单通道输出类型。相反，CMOS图像传感器包括用于每个像素的FD放大器，并且其输出的主流是从像素阵列中选择特定行并且在列方向上同时读取所选择的行的像素的列并行输出类型。这是因为通过使用部署在像素中的FD放大器难以获得足够的驱动能力，因此必须减小数据速率，并且并行处理是有利的。已经提出了各种电路作为列并行输出类型CMOS图像传感器的像素信号读取(输出)电路。电路的最先进类型之一是如下类型：为每个列提供模数转换器(在下文中，缩写为“ADC”)并且获得作为数字信号的像素信号。近年来，高速属性被广泛宣称为图像传感器中的发展方向。另一方面，增加像素数量的趋势如以前一样继续，并且需要开发同时实现高速性能和像素数量的增加的传感器。当在具有大量像素的传感器中通过跳过像素信号来提高帧频以实现高速性能时，减少了每个像素中的曝光量，并且也减少了信号量，因此，出现S/N的降低。作为对于以上的解决方案，在JP-A-2005-278135(专利文献1)中，通过将要被跳过的像素信号相加来防止S/N降低。图1是示出作为专利文献1中描述的具有像素信号的加法单元的固态成像装置的CMOS图像传感器的配置示例的图。在固态成像装置10中，像素阵列单元11中的像素PXL将入射在传感器上的光光电转换为电信号。在像素PXL中，由行扫描电路12选择行选择线13，并且在读取行中选择像素PXL-xy。垂直信号线14将针对所选择的一行的信号传输至每列处提供的列处理单元15。在列处理单元15内部的比较器15-1中，将信号与来自生成具有斜坡波形的参考信号的参考信号生成电路(DAC)16的信号相比较，并且通过与输入信号的幅度对应的时间反转输出。将用于自动零(auto-zero)或CDS的电容器C1和C2连接至比较器15-1的输入侧。由计数器15-2对直到反转为止的时间进行计数，从而生成数字值。此外，通过水平输出线18将由列扫描电路17在各列中处理的列处理单元15的数字信号发送至信号处理单元19，并且，在执行对数据的加法/减法处理和分类之后将所述数字信号输出至输出20。由定时控制电路21控制上述操作的各个操作定时。当在固态成像装置10中执行高速成像时，通过跳行来选择要由行扫描电路12选择的行，由此减少最终发送至输出20的每帧的数据量。因为信号处理单元19执行输出的数据速率受限，所以可以通过减少数据量来提高帧频。然而，当提高帧频时减少了像素PXL中累积的信号量，这降低了S/N。特别地，在近来的小像素中，灵敏度的降低将是问题。因此，在固态成像装置10中将跳过的像素相加，由此增加信号量并且防止S/N降低。在JP-A-2009-212621(专利文献2)中公开了具有作为相加单元的另一配置的固态成像装置。图2是示出作为专利文献2中所示的具有像素信号的加法单元的固态成像装置的CMOS图像传感器的配置示例的图。在固态成像装置10A中，执行定时控制，其中可以确定是否根据驱动模式由每列选择性地复位(reset)计数器15-2。固态成像装置10A还包括驱动器，以便改变具有作为DAC 16的输出的参考信号的斜坡波形的斜率。执行下面的加法，作为在固态成像装置10A中执行加法的方法。当列处理单元15a和15b经由垂直信号线14接收来自第一个像素的信号时，固态成像装置10A通过在保持第一个像素的值而不复位计数器15-2的状态下对第二个像素的值进行连续计数，来执行加法。在此方法中，减少了水平传输至信号处理单元19的数据量，因此，也可以在对水平传输时间进行速率控制的读取模式下预期高速性能。还可以通过在将第二个像素后续的像素相加时分割DAC时钟、并且改变具有斜坡波形的参考信号的斜率，来改变对第一个像素和第二个像素的加权。当简单地执行像素的加法时，因为信号的重心(centroid)根据颜色而不规则，所以可能生成伪色，然而，可以通过调节加权而抑制伪色。
技术实现思路
然而，在专利文献1中公开的技术中，选择所有像素，并且以与不跳过像素的操作相同的方式执行列处理单元中的AD转换以及水平传输。因此，在对这些A/D转换时间和水平传输时间进行速率控制的读取模式下，难以实现高速性能。而且，在专利文献2中公开的技术中，最终将输出的数据信号量将与通过跳过像素而获得的量相同，然而，以与不跳过像素的读取相同的量执行对像素的实际读取。也就是，AD转换的次数在无跳过的加法中和在有跳过的加法中最终是相同的。因此，在大多数当前的传感器中，即使在通过帧频对AD时段进行速率控制的状态下执行加法时，也难以促成高速性能。因此，期望提供一种固态成像装置和相机系统，其能够在通过像素信号的相加而读取所述像素信号时降低AD转换的次数，以实现高速成像并提高S/N比，结果，能够实现电路的低功耗以及更高速成像。本公开的一实施例针对一种固态成像装置，包括：像素阵列单元；列处理单元，包括至少两个存储器、比较器和计数器；以及参考信号生成单元，被配置为产生参考信号，其中所述至少两个存储器连接到所述比较器，并且所述至少两个存储器中的至少一个连接到所述参考信号生成单元。本公开的另一实施例针对一种固态成像装置，包括：像素阵列单元，包括第一像素和第二像素；第一列信号线，连接到所述第一像素；第二列信号线，连接到所述第二像素；列处理单元，包括比较器和计数器；以及参考信号生成单元，被配置为生成参考信号，其中所述比较器的第一输入端经由第一电容器和第一开关连接到所述第一列信号线，其中所述比较器的所述第一端经由所述第一电容器和第二开关连接到所述第二列信号线，并且其中所述比较器的第二输入端经由第二电容器连接到所述参考信号生成单元。根据本公开的实施例，可以在利用加法读取像素信号时减少A/D转换的次数，以实现高速成像并提高S/N，结果，可以实现电路的低功耗和更高速成像。附图说明图1是示出专利文献1中描述的具有像素信号的加法单元的固态成像装置的配置示例的图；图2是示出专利文献2中描述的具有像素信号的加法单元的固态成像装置的配置示例的图；图3是示出根据第一实施例的安装有列并行ADC的固态成像装置(CMOS图像传感器)的配置示例的框图；图4是更具体地示出在根据第一实施例的安装有列并行ADC的固态成像装置(CMOS图像传感器)中的ADC组的图；图5是示出根据该实施例的具有四个晶体管的CMOS图像传感器的像素的示例的图；图6A和图6B是用于说明使用电容器的模拟加法的原理的图；图7是示出根据该实施例的列输入单元的第一具体示例的图，其是更具体地示出图4的列输入单元的图；图8是示出在图7的列输入单元中、在读取所有像素时以及在利用一对一加法读取像素时通过两个开关的模拟信号的选择性切换状态的本文档来自技高网...

【技术保护点】
一种固态成像装置，包括：像素阵列单元；列处理单元，包括至少两个存储器、比较器和计数器；以及参考信号生成单元，被配置为产生参考信号，其中所述至少两个存储器连接到所述比较器，并且所述至少两个存储器中的至少一个连接到所述参考信号生成单元。

【技术特征摘要】
2011.06.03 JP JP2011-1257081.一种固态成像装置，包括：像素阵列单元；列处理单元，包括至少两个存储器、比较器和计数器；以及参考信号生成单元，被配置为产生参考信号，其中所述至少两个存储器连接到所述比较器，并且所述至少两个存储器中的至少一个连接到所述参考信号生成单元。2.如权利要求1所述的固态成像装置，进一步包括：列输入单元，被配置为将多条列信号线中的至少一条连接到所述列处理单元的输入。3.如权利要求2所述的固态成像装置，其中所述列输入单元具有开关，被配置为改变所述列处理单元和所述多条列信号线之间的连接状态。4.如权利要求3所述的固态成像装置，其中所述开关被配置为在读取所述像素阵列单元的所有像素时选择性地闭合或断开。5.如权利要求3所述的固态成像装置，其中所述开关被配置为在根据像素相加读取所述像素阵列单元的像素时选择性地闭合或断开。6.如权利要求1所述的固态成像装置，其中所述至少两个存储器包括两个、四个或八个存储器。7.如权利要求6所述的固态成像装置，其中所述至少两个存储器的一半连接到所述参考信号生成单元。8.如权利要求1所述的固态成像装置，其中所述列处理单元包括：上列处理单元，包括至少两个上存储器、上比较器和上计数器；以及下列处理单元，包括至少两个下存储器、下比较器和下计数器，并且其中所述像素阵列单元排列在所述上列处理单元与所述下列处理单元之间。9.如权利要求8所述的固态成像装置，其中所述至少两个上存储器连接到所述上比较器，并且所述至少两个上存储器中的至少一个连接到所述参考信号生成单元，并且所述至少两个下存储器连接到所述下比较器，并且所述至少两个下存储器中的至少一个连接到所述参考信号生成单元。10.如权利要求3所述的固态成像装置，其中所述多个列...

【专利技术属性】
技术研发人员：伊藤真路，原豪之，稻田喜昭，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP