磁共振探水系统中放大器的实时抗饱和装置及实时抗饱和方法制造方法及图纸

本发明专利技术涉及一种磁共振探水系统中放大器的实时抗饱和装置及实时抗饱和方法,是由是由前置放大电路经宽频带通滤波电路、窄带滤波电路、二级放大电路、程控放大电路和ADC模块与FPGA模块连接，FPGA模块分别与ROM模块、RAM模块、程控放大电路、SCI接口和网络接口连接，FPGA模块分别经SCI接口和网络接口与计算机连接构成。本发明专利技术的思想是通过前几个采样点的值预估下一个采样点的大小，进而设置每一个采样点最佳放大倍数，即达到微弱信号放大的要求又保证放大器不饱和；整个放大倍数调节过程都是实时自动完成，提高了地下水探测效率；由于该实时抗饱和装置的加入，即使在噪声干扰严重的复杂环境下也能完成地下水探测，为后期信号处理和数据反演提供可靠数据。

【技术实现步骤摘要】

本专利技术涉及一种放大电路的抗饱和装置及抗饱和方法，尤其是一种应用于在磁共振探水系统中放大器的实时抗饱和装置及抗饱和方法。
技术介绍
核磁共振地下水探测技术是当今地球物理领域能够直接且无损地探测地下水的方法。在地下水受交变磁场激发后，产生核磁共振信号，该信号一般为纳伏(nV)级，需要经过几千或几万倍放大后才能被检测到；同时，该信号易受外界环境电磁噪声的干扰。由于不同待测区域的干扰噪声不同，甚至在同一测量区域不同时间段的电磁干扰噪声也不同。传统的核磁共振探水接收系统的放大装置只是根据经验仅在系统工作之前设置一次放大倍数，而每一个脉冲矩工作下的采样时间是256ms，如图1所示在这段时间内局部信号的幅度动态变化较大，使用同一放大倍数会是信号大的区域放大器饱和，信号小的区域难以达到放大的效果，尤其是受到尖峰噪声等强度大的干扰，系统无法正常工作。因此，为了防止放大器饱和又能满足磁共振信号的放大倍数要求，设计一种磁共振探水系统中放大器的实时抗饱和装置及抗饱和方法具有重要意义。
技术实现思路
本专利技术的目的就是针对上述现有技术的不足，提供一种磁共振探水系统中放大器的实时抗饱和装置本专利技术的另一目的是提供一种磁共振探水系统中放大器的实时抗饱和装置的实时抗饱和方法；本专利技术的目的是通过以下技术方案实现的：一种磁共振探水系统中放大器的实时抗饱和装置是由前置放大电路1经宽频带通滤波电路2与窄带滤波电路3连接，窄带滤波电路3经二级放大电路4与程控放大电路5连接，程控放大电路5经ADC模块6与FPGA模块7连接，FPGA模块7分别与程控放大电路5、ROM模块8、RAM模块7、SCI接口10、网络接口11连接，计算机12分别与SCI接口10、网络接口11连接构成。磁共振探水系统中放大器的实时抗饱和装置实时抗饱和方法，包括以下步骤：a、系统初始化：手动设置初始化放大倍数A、预设上限值Vmax和预设下限值Vmin；b、信号采集：信号采集主要包括FPGA模块7控制ADC模块6把微弱磁共振信号经前置放大电路1、宽频带通滤波电路2、窄带滤波电路3、二级放大电路4、和程控放大电路5放大后转换为数字信号；c、信号预判：根据信号的连续性可知，信号不能突变，因此利用信号的前3个采样点的值Vi-2、Vi-1、Vi做出下一个即将采样信号Vi+1大小的评估，Vi+1＝Vi+T*a，式中T是采样周期，Vi和Vi+1两点斜率均为a＝ai+1.5(ai-ai-1),Vi-1和Vi两点斜率均为ai＝(Vi-Vi-1)/T,Vi-2和Vi-1两点斜率均为ai-1＝(Vi-1-Vi-2)/T；d、调整放大倍数：当Vmin<Vi+1<Vmax时，放大倍数不做调整，与上一次采样值Vi使用同一个放大倍数Ai，即Ai+1＝Ai，其中，Vmin是预设下限值，Vmax是预设上限值；当Vi+1<Vmin或Vi+1>Vmax时，下一次的放大倍数Ai+1＝Vref*Ai/Vi+1，其中，Vref＝(Vmin+Vmax)/2；由于程控放大器是数字调节，放大倍数是不连续的，为了抑制放大器饱和，实际调整的放大倍数A不大于上述方法计算出的Ai+1，但要最接近于Ai+1；e、采样值归一化处理：所有的信号采样值需要做同一个放大倍数计算，把每一个采样值除以该采样值时的放大倍数，即实际信号值Vi’＝Vi/Ai；f、进入下一次实时抗饱和控制的循环：信号采集、信号判断、调整放大倍数、采样值归一化处理，直至采样时间结束。有益效果：本专利技术的基本思想是通过前几个采样点的值预估下一个采样点的大小，进而设置每一个采样点最佳放大倍数，这样即达到微弱信号放大的要求又保证放大器不饱和；整个放大倍数调节过程都是实时自动完成，提高了地下水探测效率；由于该实时抗饱和装置的加入，即使在噪声干扰严重的复杂环境下也能完成地下水的探测，为后期信号处理和数据反演提供可靠数据。附图说明图1为磁共振探水系统中放大器的实时抗饱和装置结构框图图2为磁共振探水系统中放大器的实时抗饱和装置实时抗饱和方法流程图图3为信号的四个采样点的时域图图4为一次脉冲矩测量的磁共振信号时域图1 前置放大电路，2 宽频带通滤波电路，3 窄带滤波电路，4 二级放大电路，5 程控放大电路，6 AD采集卡，7 FPGA模块，8 ROM模块，9 RAM模块，10 SCI接口，11 网络接口，12 计算机。具体实施方式下面结合附图和实施例对本专利技术做进一步的详细说明：如图1所示，磁共振探水系统中放大器的实时抗饱和装置，是由前置放大电路1经宽频带通滤波电路2与窄带滤波电路3连接，窄带滤波电路3经二级放大电路4与程控放大电路5连接，程控放大电路5经ADC模块6与FPGA模块7连接，FPGA模块7分别与程控放大电路5、ROM模块8、RAM模块7、SCI接口10、网络接口11连接，计算机12分别与SCI接口10、网络接口11连接构成。待采集信号经前置放大电路、宽频带通滤波电路、窄带滤波电路、二级放大电路、程控放大电路作为ADC模块的输入；FPGA模块调控ADC模块进行模数转换，并把采集的值存储到RAM模块中，待一个脉冲矩点测完后，通过网络接口一起上传到计算机，初始参数的设置是由计算机通过SCI接口与FPGA模块通信完成的；FPGA模块还完成了抗饱和控制的功能，根据前3个采样点的值估计下一个采样点的大小，提前通过程控放大电路完成放大倍数调整，具体调控过程如下。磁共振探水系统中放大器的实时抗饱和装置实时抗饱和方法，包括以下步骤：a、系统初始化：手动设置初始化放大倍数A、预设上限值Vmax和预设下限值Vmin；b、信号采集：信号采集主要包括FPGA模块7控制ADC模块6把微弱磁共振信号经前置放大电路1、宽频带通滤波电路2、窄带滤波电路3、二级放大电路4、和程控放大电路5放大后转换为数字信号；c、信号预判：如图4所示，根据信号的连续性可知，信号不能突变，因此利用信号的前3个采样点的值Vi-2、Vi-1、Vi做出下一个即将采样信号Vi+1大小的评估，Vi+1＝Vi+T*a，式其中T是采样周期，Vi和Vi+1两点斜率均为a＝ai+1.5(ai-ai-1),Vi-1和Vi两点斜率均为ai＝(Vi-Vi-1)/T,Vi-2和Vi-1两点斜率均为ai-1＝(Vi-1-Vi-2)/T；d、调整放大倍数：当Vmin<Vi+1<Vmax时，放大倍数不做调整，与上一次采样值Vi使用同一个放大倍数Ai，即Ai+1＝Ai，其中，Vmin是预设下限值，Vmax是预设上限值；当Vi+1<Vmin或Vi+1>Vmax时，下一次的放大倍数Ai+1＝Vref*Ai/Vi+1，其中，Vref＝(Vmin+Vmax)/2；由于程控放大器是数字调节，放大倍数是不连续的，为了抑制放大器饱和，实际调整的放大倍数A≦Ai+1，但A要最接近于Ai+1；e、采样值归一化处理：所有的信号采样值需要做同一个放大倍数计算，把每一个采样值除以该采样值时的放大倍数，即实际信号值Vi’＝Vi/Ai；f、进入下一次实时抗饱和控制的循环：信号采集、信号判断、调整放大倍数、采样值归一化处理，直至采样时间结束。实施例在长春北湖湿地公园，采用发射线圈面积100m*100m、接收线圈面积10本文档来自技高网...

【技术保护点】
一种磁共振探水系统中放大器的实时抗饱和装置，其特征在于，是由前置放大电路1经宽频带通滤波电路2、窄带滤波电路3、二级放大电路4、程控放大电路5和ADC模块6与FPGA模块7连接，FPGA模块7分别与ROM模块8、RAM模块9、程控放大电路5、SCI接口10和网络接口11连接，FPGA模块7分别经SCI接口10和网络接口11与计算机12连接构成。

【技术特征摘要】
1.一种磁共振探水系统中放大器的实时抗饱和装置，其特征在于，是由前置放大电路1经宽频带通滤波电路2、窄带滤波电路3、二级放大电路4、程控放大电路5和ADC模块6与FPGA模块7连接，FPGA模块7分别与ROM模块8、RAM模块9、程控放大电路5、SCI接口10和网络接口11连接，FPGA模块7分别经SCI接口10和网络接口11与计算机12连接构成。2.按照权利要求1所述的磁共振探水系统中放大器的实时抗饱和装置的实时抗饱和方法，其特征在于，包括以下步骤：a、系统初始化：手动设置初始化放大倍数A、预设上限值Vmax和预设下限值Vmin；b、信号采集：信号采集主要包括FPGA模块7控制ADC模块6把微弱磁共振信号经前置放大电路1、宽频带通滤波电路2、窄带滤波电路3、二级放大电路4、和程控放大电路5放大后转换为数字信号；c、信号预判：根据信号的连续性可知，信号不能突变，因此利用信号的前3个采样点的值Vi-2、Vi-1、Vi做出下一个即将采样信号Vi+1的评估，Vi+1＝Vi+T*a，式中T是采样周期...

【专利技术属性】
技术研发人员：林婷婷，张洋，舒旭，林君，腾飞，
申请(专利权)人：吉林大学，
类型：发明
国别省市：吉林;22