用于模数转换器(ADC)的电压倍增电路制造技术

在一个实施例中，一种电路包括用于模数转换器(ADC)的比较器的第一输入。第一输入耦合至第一电容性网络。该电路进一步包括用于ADC的比较器的第二输入。第二输入耦合至第二电容性网络。第一电容性网络包括第一电容器集合，其中第一电容器集合的第一极板选择性地耦合至输入信号。第二电容性网络包括第二电容器集合，其中第一电容器集合的第二极板选择性地耦合至输入信号。第一极板和第二极板是第一电容器集合和第二电容器集合的相对极板。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求对2015年2月6日提交的名称为“VOLTAGE DOUBLING CIRCUIT FOR AN ANALOG TO DIGITAL CONVERTER(ADC)”的美国非临时申请No.14/616,464的优先权，该美国非临时申请要求对2014年2月28日提交的名称为“VOLTAGE DOUBLING CIRCUIT FOR AN ANALOG TO DIGITAL CONVERTER(ADC)”的美国临时申请No.61/946,299的优先权，它们的内容通过引用以它们的整体并入本文。
特定的实施例一般性地涉及取样电路，并且更特别地涉及模数转换器(ADC)。
技术介绍
除非本文另有指示，这一章节中所描述的方式并不通过包括在这一章节中而被承认是现有技术。逐次逼近寄存器(SAR)模数转换器(ADC)可以在反馈回路中使用二分搜索算法将模拟信号转换为数字信号。在数模转换器(DAC)电容器的顶板或底板上，SAR ADC在取样阶段期间的每个时钟周期对输入信号进行取样。顶板被定义为在稍后描述的转换阶段期间连接至比较器输入的电容器端子。例如，在顶板取样方案中，输入信号在取样阶段期间在DAC电容器阵列的顶板上被取样。数字控制器重置比较器以及DAC电容器的底板。在这一示例中，DAC的上半部被重置为参考+ref，并且DAC的下半部被重置为参考-ref。取样阶段然后在DAC电容器的顶板上对输入信号进行取样。转换阶段跟随在每个取样阶段之后。在转换阶段中，所取样的输入信号被输入至比较器中。在SAR ADC中，从最高有效位(MSB)至最低有效位(LSB)执行转换。数字控制器针对每个转换阶段使能并发起比较器判定。比较器输出然后驱动控制器。一旦比较器已经执行了比较，MSB输出判定就基于比较器判定被记录为“0”或“1”。控制器然后前进至下一比特，并且使用输入信号发起下一比较器判定。上述过程继续，直至所有比特已经被解析。当使用单端输入时，比较器共模随着判定过程继续以解析数字信号的比特而变化。比较器的共模是比较器输入处的平均电压。比较器的共模是变化的，因为当使用单端输入时比较器的第二输入通常耦合至接地。在这种情况中，比较器的共模是变化的，因为当输入信号在第一输入(例如，比较器正输入)上变化时第二输入(例如，比较器负输入)是恒定的。从最高有效位至最低有效位，比较器的共模是变化的。变化的共模可能使得难以设计高速比较器。为了避免比较器共模的变化，差分SAR ADC设计可以使用差分输入、差分DAC、以及差分比较器。输入信号包括两个输入vin+和vin-，并且在差分比较器的每个侧部上具有一半的输入信号。每个一半的输入信号可以被取样作为对差分DAC的输入。比较器判定和输出代码与单端输入相同。然而，由比较器所看到的差分输入贯穿于转换是恒定的，并且因此比较器共模保持恒定。
技术实现思路
在一个实施例中，一种电路包括用于模数转换器(ADC)的比较器的第一输入。第一输入耦合至第一电容性网络。该电路进一步包括用于ADC的比较器的第二输入。第二输入耦合至第二电容性网络。第一电容性网络包括第一电容器集合，其中第一电容器集合的第一极板选择性耦合至输入信号。第二电容性网络包括第二电容器集合，其中第一电容器集合的第二极板选择性耦合至输入信号。第一极板和第二极板是第一电容器集合和第二电容器集合的相对极板。在一个实施例中，一种方法包括：将用于模数转换器(ADC)的比较器的第一输入耦合至第一电容性网络；将用于ADC的比较器的第二输入耦合至第二电容性网络；将输入信号选择性地耦合至用于第一电容性网络中的第一电容器集合的第一极板；以及将输入信号选择性地耦合至用于第二电容性网络中的第二电容器集合的第二极板，其中第一极板和第二极板是第一电容器集合和第二电容器集合的相对极板。在一个实施例中，一种模数转换器(ADC)包括：数模转换器(DAC)，该DAC包括第一电容性网络和第二电容性网络，第一电容性网络包括第一电容器集合，第二电容性网络包括第二电容器集合；以及比较器，该比较器包括：比较器的第一输入，第一输入耦合至第一电容性网络；以及比较器的第二输入，第二输入耦合至第二电容性网络，其中：第一电容器集合的第一极板选择性地耦合至输入信号，并且第一电容器集合的第二极板选择性地耦合至输入信号，并且第一极板和第二极板是第一电容器集合和第二电容器集合的相对极板。以下详细描述和附图提供了对本公开的性质和优点的更好理解。附图说明关于随后的讨论并且特别是关于附图，要强调的是，所示出的细节表示为了说明性讨论目的的示例，并且为了提供本公开的原理和概念性方面的描述而被提出。在这一点上，没有进行要示出超过对于本公开的基本理解所需要的实施方式细节的尝试。随后的讨论结合附图使得根据本公开的实施例可以如何被实行对本领域的技术人员是明显的。在附图中：图1示出了根据一个实施例的在阶段1期间的ADC取样电路的示例。图2描绘了根据一个实施例的在阶段2期间的ADC取样电路的示例。图3和图4描绘了根据一个实施例的使用差分输入的示例。图5描绘了根据一个实施例的用于将输入信号转换为数字信号的方法的简化流程图。具体实施方式在以下描述中，为了解释的目的，阐述了许多示例和具体细节以便于提供对本公开的透彻理解。然而，对本领域的技术人员将明显的是，如权利要求中所表述的本公开可以单独地包括这些示例中的一些或全部特征或者与下文所描述的其他特征进行组合，并且可以进一步包括本文所描述的特征和概念的修改和等价形式。特定的实施例一般性地涉及一种用于诸如模数转换器之类的设备的取样电路。在一个实施例中，使用逐次逼近寄存器(SAR)ADC，但是取样电路可以与其他设备一起使用。在一个实施例中，SAR ADC接收单端输入Vip。这使信号摆幅减半(相比于当差分输入与每个都具有类似摆幅的两个输入管脚一起被使用时)。然而，特定的实施例提供了一种电压倍增取样器电路，其倍增了在用于单端输入SAR ADC的比较器处的信号摆幅。通过增大信号摆幅，可以减小比较器的大小并且使用较少功率。此外，尽管描述了单端输入，但是差分输入可以被使用并且在下文被描述。图1示出了根据一个实施例的在阶段1期间的ADC取样电路的示例。在一个实施例中，ADC是SAR ADC，其实施逐次逼近算法以将模拟值转换为数字值。阶段1可以是取样阶段，其中输入值在电容性数模转换器(DAC)102中的电容器上被取样。DAC 102可以包括连接至输入cmp_p(示出在左侧)的DAC阵列102-1、以及连接至输入cmp_n(示出在右侧)的DAC阵列102-2。在阶段2期间，所取样的输入出现在比较器104的输入处。输入cmp_p和输入cmp_n由比较器进行比较。如果输入cmp_p大于输入cmp_n，则比较器104输出逻辑高电平(例如，1)。相反地，如果输入cmp_p小于输入cmp_n，则比较器输出逻辑低电平(例如，0)。控制器106使用比较器判定来控制选择性地耦合至DAC阵列的参考电压+vrefp和-vrefn，并且SAR ADC进行从最高有效位至最低有效位的进一步比较。当转换完成时，ADC输出N位数字字。高速SAR ADC要求快速低噪声比较器。在比较器104的设计中，发生噪声-速度和噪声-功本文档来自技高网...

【技术保护点】
一种电路，包括：用于模数转换器(ADC)的比较器的第一输入，所述第一输入耦合至第一电容性网络；以及用于所述ADC的所述比较器的第二输入，所述第二输入耦合至第二电容性网络，其中：所述第一电容性网络包括第一电容器集合，其中所述第一电容器集合的第一极板选择性地耦合至输入信号，所述第二电容性网络包括第二电容器集合，其中所述第一电容器集合的第二极板选择性地耦合至所述输入信号，并且所述第一极板和所述第二极板是所述第一电容器集合和所述第二电容器集合的相对极板。

【技术特征摘要】
【国外来华专利技术】2014.02.28 US 61/946,299;2015.02.06 US 14/616,4641.一种电路，包括：用于模数转换器(ADC)的比较器的第一输入，所述第一输入耦合至第一电容性网络；以及用于所述ADC的所述比较器的第二输入，所述第二输入耦合至第二电容性网络，其中：所述第一电容性网络包括第一电容器集合，其中所述第一电容器集合的第一极板选择性地耦合至输入信号，所述第二电容性网络包括第二电容器集合，其中所述第一电容器集合的第二极板选择性地耦合至所述输入信号，并且所述第一极板和所述第二极板是所述第一电容器集合和所述第二电容器集合的相对极板。2.根据权利要求1所述的电路，其中所述输入信号的电压摆幅在所述比较器的所述第一输入和所述第二输入处使用所述第一电容性网络和所述第二电容性网络而被倍增。3.根据权利要求1所述的电路，其中：所述第一电容器集合的第二极板选择性地耦合至所述输入信号的直流(DC)参考偏置，并且所述第二电容器集合的第一极板选择性地耦合至所述输入信号的所述DC参考偏置。4.根据权利要求3所述的电路，其中：第一参考电压和第二参考电压选择性地耦合至所述第一电容器集合的所述第一极板，并且所述第一参考电压和所述第二参考电压选择性地耦合至所述第二电容器集合的所述第一极板。5.根据权利要求4所述的电路，其中：所述第一电容器集合和所述第二电容器集合的所述第一极板是底板，并且所述第一电容器集合和所述第二电容器集合的所述第二极板是顶板。6.根据权利要求1所述的电路，其中所述比较器的共模在将所述输入信号转换至数字值的判定作出过程期间是恒定的。7.根据权利要求1所述的电路，其中所述比较器的共模基于选择性地耦合至所述第一电容器集合和所述第二电容器集合的第一参考电压和第二参考电压。8.根据权利要求1所述的电路，其中：所述输入信号的第一输入选择性地耦合至所述第一电容器集合的所述第一极板，所述输入信号的第二输入选择性地耦合至所述第二电容器集合的所述第一极板，所述输入信号的所述第二输入选择性地耦合至所述第一电容器集合的所述第二极板，并且所述输入信号的所述第一输入选择性地耦合至所述第二电容器集合的所述第二极板。9.根据权利要求8所述的电路，其中：所述第一电容器集合和所述第二电容器集合的所述第一极板是底板，并且所述第一电容器集合和所述第二电容器集合的所述第二极板是顶板。10.根据权利要求8所述的电路，其中所述比较器的共模基于所述输入信号的所述第一输入和所述输入信号的所述第二输入。11.根据权利要求1所述的电路，进一步包括：耦合至所述比较器的控制器，其中所述控制器被配置为将第一参考电压和第二参考电压选择性地耦合至所述第一电容器集合和所述第...

【专利技术属性】
技术研发人员：D·J·阿尔迪，S·贝克，B·西瓦库玛，黄伟，袁丹，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US