【技术实现步骤摘要】
本专利技术涉及模拟集成电路设计和3D叠层封装工艺
,是一种同时满足创新性、高帧频、小尺寸、低成本需求的图像传感器。具体讲,涉及3D堆叠结构图像传感器读出方法。
技术介绍
3D堆叠结构图像传感器(结构如图1所示)利用各层芯片间的垂直互联,可以实现信号的并行处理。相比于受模数转换器(Analog-to-Digital Converter,ADC)的转换速度限制帧频的传统平面CMOS图像传感器,3D堆叠结构图像传感器可以在电路性能不变的同时成倍地提高帧频。在3D堆叠图像传感器中,像素单元采集的信号经微凸块μbump、ADC和通过硅片通道(Through Silicon Vias,TSV)传递到图像信号处理器(Image Signal Processor,ISP)中。由于ADC单元的面积需小于相关联像素的面积,因此不可能为每个像素单元设置一个独立的ADC模块,故将整个像素阵列切割成相同大小的子阵列,每一个子阵列经由μbump通路对应一个ADC。每个ADC经由各自的TSV通路连接到图像处理器ISP上。若在μbump、ADC和TSV的信号传输路径中任意部分失效,则会使像素阵列信号丢失,最终导致图像质量严重下降。
技术实现思路
为克服现有技术的不足,本专利技术拟提出一种基于像素阵列一维解码容错读出方法的3D堆叠结构图像传感器。消除由于μbump、ADC或TSV失效使整个像素阵列信号无法读出而最终导致图像质量降低的问题。本专利技术采用的技术方案是,基于一维解码读出的3D堆叠结构图像传感器读出方法,将像素阵列按行或列划分成若干子处理模块,将这些子处理模块中每行或每列像素 ...
【技术保护点】
一种基于一维解码读出的3D堆叠结构图像传感器读出方法,其特征是,像素阵列按行或列划分成若干子处理模块,将这些子处理模块中每行或每列像素通过微凸块μbump通路连接到同一个模数转换器ADC,每个ADC经由各自的硅片通道TSV通路连接到图像处理器ISP层中,使得行或列在选择读出时只需进行列或行的一维解码读出,当某一个像素信号读出通路上的μbump、ADC或TSV任意部分失效时,在ISP中会首先判断出像素读出异常,通过采用线性插值的方法,来恢复失效像素信号值,以降低信号传输通路失效对图像质量产生的影响。
【技术特征摘要】
1.一种基于一维解码读出的3D堆叠结构图像传感器读出方法,其特征是,像素阵列按行或列划分成若干子处理模块,将这些子处理模块中每行或每列像素通过微凸块μbump通路连接到同一个模数转换器ADC,每个ADC经由各自的硅片通道TSV通路连接到图像处理器ISP层中,使得行或列在选择读出时只需进行列或行的一维解码读出,当某一个像素信号读出通路上的μbump、ADC或TSV任意部分失效时,在ISP中会首先判断出像素读出异常,通过采用线性插值的方法,来恢复失...
【专利技术属性】
技术研发人员:高静,李奕,黄蕊,贾宬,徐江涛,史再峰,
申请(专利权)人:天津大学,
类型:发明
国别省市:天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。