SONOS结构EEPROM及其存储器阵列、以及SONOS器件制造技术

本实用新型专利技术涉及SONOS结构EEPROM的存储器阵列、SONOS结构EEPROM、以及SONOS器件。其中存储器阵列包括多个字节存储单元，其中每个字节存储单元包括8个比特存储单元；每一个所述比特存储单元包括用于分别存储两个相反信息之一的第一存储子单元和第二存储子单元；且所述第一存储子单元和第二存储子单元相邻布置、且结构和尺寸相同；所述第一存储子单元和第二存储子单元分别连接于各自的位线。实施本实用新型专利技术，可以使用很小尺寸的SONOS工艺存储单元(一般不到普通浮栅结构EEPROM存储单元的1/5)、有效节省芯片面积；可以缩短擦/写所需时间，在编程时间上接近浮栅结构EEPROM。从而，在性能基本接近浮栅型EEPROM的前提下，芯片面积和成本能得到大幅度的降低。

【技术实现步骤摘要】

本技术涉及EEPROM非易失性存储器，更具体地说，涉及一种SONOS结构EEPROM的存储器阵列、SONOS结构EEPROM、在SONOS结构EEPROM中进行操作的方法、以及SONOS器件。
技术介绍
非易失性存储器(Non-volatile Memory)在系统关闭或无电源供应时仍能保持数据信息不丢失，这种芯片用于存储数据或程序，应用极其广泛。尤其是电可擦除可编程存储器，可以多次擦写更新数据，是日常消费类电子甚至军工类产品中非常重要的存储芯片。非易失性可编程存储器又可分为两大类：浮栅型和电荷阱型。在浮栅型存储器中，电荷被储存在浮栅中，即使掉电数据也能得到保持，浮栅型器件的一种代表性应用就是EEPROM(Electrically Erasable and Programmable Read Only Memory)。浮栅型EEPROM由两个晶体管组成，一个是浮栅晶体管，一个是选择晶体管。在编程过程中通过加入适当的高压产生隧道效应，将电荷注入浮栅之中。电荷阱型器件中，电荷被储存在分离的氮阱之中，也能在无电的情况下保持数据。电荷阱型器件的一种典型应用是SONOS(Silicon Oxide Nitride Oxide Semiconductor)，也是通过加入高压产生隧道效应，将电荷注入氮层之中。上述两种非易失性可编程存储器，各有优劣。归纳如下：a)浮栅型结构必须要有浮栅层，必须使用至少2层的多晶硅工艺，工艺相对复杂；b)由于浮栅导致了更高的电容耦合，擦/写操作需要更高的电压，如果存储单元尺寸不断变小，过度擦除和写入会导致反常漏电流现行越来越严重，所以存储单元不能随着生产工艺不断向深亚微米进化而不断变小；c)浮栅器件将电荷存 储在浮栅层，浮栅为导体，其中的任何针孔缺陷都会引起浮栅和沟道之间短路，造成部分或全部电荷丢失。而SONOS器件中，存储电荷的是绝缘体氧化硅，针孔缺陷对存储的电荷总量影响可以忽略；d)SONOS存储器的问题是擦/写速度不高，且由于存储单元尺非常小，其拉取电流的能力非常的弱，一旦在电路某一读取支路存在漏电流问题，都会严重影响数据的储存。由于浮栅型和电荷阱型存储器各自的特点和存在的问题，目前常规的做法是：1)浮栅型器件常用于生产EEPROM，主要使用在一些存储量小，对擦/写次数以及速度高的地方；电荷阱型SONOS常用于Flash芯片中，用于存储量大，对擦/写次数以及速度要求不高的地方；2)在材料，工艺与结构设计等方面对SONOS器件的存储单元进行不断改进；3)由于SONOS器件存储电荷层为绝缘层，其防漏电能力和防止辐射远强于浮栅结构的EEPROM。考虑到太空产品等特殊应用中，成本并非重要的考虑因素，综合了两类技术优点设计出的SONOS结构EEPROM也开始被设计出并应用在一些特殊的场合中。常用的串行接口SONOS结构EEPROM的电路设计框图如图1所示。存储单元采用以字节为最小选择单位进行操作，每字节包含8个比特的二进制数据。大量以比特为单位的存储器阵列构成存储单元101，地址通过X方向与Y方向进行解码之后，每次选中一个字节，字节选中模块为102。在串行输出之中，8个比特存储的数据必须再次经过并串转换选择电路103，选中的一个比特信息再通过灵敏放大器104，将其中存储的信息转发成二进制数据。当需要储存数据时，每一条位线需要一个锁存器，锁存器阵列为105。本技术涉及的电路部分包括101-105，其更为详细的信息传递电路图如图2所示，201-205分别对应框图101-105的电路体现：存储器阵列201之中，每个最小的操作单元为一个字节，每个字节存储单元2012中包含有8个比特存储单元2011，每个比特存储单元2011由两个器件组成。每条位线BLX对应一个位选择开关2021，每8条位线对应8个选择开关202。存储阵列有多少条位线即会有多少 个位选择开关2021。每个位线需要写入数据时，数据需要先锁存进入数据锁存器2051，同样，有多少条位线即需要多少个锁存单元2051。所有的位线选择单元在输出时需要经过由8个输出器件2031组成的电路203将对应选中的比特单元串行输出，整个电路需要一组203即可。最终选择的单元经过一个敏感运算放大器204，将数据转化成二进制数据。图2所示为现有的SONOS结构EEPROM的常规电路，目前只能用于对芯片成本和读写时间要求不高的应用场合。其实质原因是：即使采用先进的制造工艺，制约芯片成本的存储单元2011不能尺寸太小。如图3所示，存储单元的擦除与写入之后的门限电压在饱和之前，其与时间的对数基本呈线性关系。存储单元内部包含的电荷信息，经过一系列的路径传输之后，最终输入给敏感运算放大器204，单元电流Icell与基准电流Iref两相比较。如果存储内容为“1”，则Icell基本接近为0；如果存储内容为“0”，Icell>Iref。所以Icell的大小非常重要。在存储器电路中，每一个比特存储单元2011的擦/写必须先擦除变成“1”，再按照需求决定是否写入“0”。根据器件的电流公式：I＝1/2K*W/L*(Vgs-Vth)2(其中，K为介电常数，W/L为存储单元的宽长比，Vgs为器件栅源之间电压差，Vth为器件门限电压)可知，电流与器件的大小和门限电压相关，器件尺寸与工艺相关，门限电压与擦/写时间相关，并且随着擦/写次数的增多(EEPROM一般要求100万次)，门限电压会逐渐变小。储存单元的信息传递到敏感运放，需要经过多个器件及很长的路径，其间的器件可能本身也存在一定的漏电，路径中也可能存在噪声的干扰。要想确保储存内容的正确性，必须在存储单元能下拉足够大的电流，即需要足够大尺寸的存储单元和长的编程时间。这两点正是制约SONOS结构EEPROM无法大规模在消费类电子使用的关键因素。在消费类电子领域，对成本也就是芯片尺寸的要求非常的高。综上可知，传统的SONOS结构EEPROM虽然有很强的抗干扰和抗辐射能力，也能够以字节(byte)为单位进行操作，但是，在兼顾到了SONOS器件和浮栅型EEPROM优点的前提下，其必须采用很大的存储单元，以及需要很慢长的擦/写时间，只能用在对成本要求不高的特殊场合，很难大批量的使用在需求最大的消费类 电子产品中。因此，业内急需一种具有小尺寸存储单元、且擦/写时间短的SONOS结构EEPROM。
技术实现思路
本技术要解决的技术问题在于，针对传统的SONOS结构EEPROM需要采用大尺寸存储单元、以及擦/写时间长(即擦/写速度低)的缺陷，提供一种SONOS结构EEPROM的存储器阵列、SONOS结构EEPROM，以及在SONOS结构EEPROM中进行操作的方法。本技术解决其技术问题所采用的技术方案是：构造一种SONOS结构EEPROM的存储器阵列，包括多个字节存储单元，其中每个字节存储单元包括8个比特存储单元；其中，每一个所述比特存储单元包括用于分别存储两个相反信息之一的第一存储子单元和第二存储子单元；且所述第一存储子单元和第二存储子单元相邻布置、且结构和尺寸相同；所述第一存储子单元和第二存储子单元分别连接于各自的位线。在本技术所述的SONOS结构EEPROM的存储器阵列中，所述本文档来自技高网...

【技术保护点】
一种SONOS结构EEPROM的存储器阵列，包括多个字节存储单元(10)，其中每个字节存储单元(10)包括8个比特存储单元(10i)；其特征在于，每一个所述比特存储单元(10i)包括用于分别存储两个相反信息之一的第一存储子单元(10i_a)和第二存储子单元(10i_b)；且所述第一存储子单元(10i_a)和第二存储子单元(10i_b)相邻布置、且结构和尺寸相同；所述第一存储子单元(10i_a)和第二存储子单元(10i_b)分别连接于各自的位线(BLi_a、BLi_b)；其中，i＝0、1、2、3、4、5、6、7。

【技术特征摘要】
1.一种SONOS结构EEPROM的存储器阵列，包括多个字节存储单元(10)，其中每个字节存储单元(10)包括8个比特存储单元(10i)；其特征在于，每一个所述比特存储单元(10i)包括用于分别存储两个相反信息之一的第一存储子单元(10i_a)和第二存储子单元(10i_b)；且所述第一存储子单元(10i_a)和第二存储子单元(10i_b)相邻布置、且结构和尺寸相同；所述第一存储子单元(10i_a)和第二存储子单元(10i_b)分别连接于各自的位线(BLi_a、BLi_b)；其中，i＝0、1、2、3、4、5、6、7。2.根据权利要求1所述的SONOS结构EEPROM的存储器阵列，其特征在于，其中，所述第一存储子单元(10i_a)和第二存储子单元(10i_b)各自包括相互串联的存储器件(Q1)和字线选择器件(Q2)。3.根据权利要求2所述的SONOS结构EEPROM的存储器阵列，其特征在于，在每个所述字节存储单元(10)中，所述存储器件(Q1)的栅极两两相连、且所述字线选择器件(Q2)的栅极两两相连。4.一种SONOS结构EEPROM，其特征在于，包括如权利要求1至3中任一项所述的SONOS结构EEPROM的存储器阵列(1)，与各个所述比特存储单元(10i)相对应的位线选择开关(2i_a、2i_b)、输入数据锁存器(5i)和输出器件(3i_a、3i_b)，以及敏感运算放大器(4)，i＝0、1、2、3、4、5、6、7；其中，每个比特存储单元(10i)中的第一存储子单元(10i_a)通过第一位线(BLi_a)连接相应的第一位线选择开关(2i_a)进而连接至相应的第一输出器件(3i_a)和输入数据锁存器(5i)，第二存储子单元(10i_b)通过第二位线(BLi_b)连接相应的第二位线选择开关(2i_b)进而连接至相应的第二输出器件(3i_b)和输入数据锁存器(5i)；且第一输出器件(3i_a)和第二输出器件(3i_b)的输出端分别连接至所述敏感运算放大器(4)的第一输入端和第二输入端。5.根据权利要求4所述的SONOS结构EEPROM，其特征在于，在版图上：所述第一位线(BLi_a)和第二位线(BLi_b)紧邻布置、且结构和尺寸相同；所述第一位线选择开关(2i_a)和第二位线选择开关(2i_b)紧邻布置、且结构和尺寸相同；所述第一输出器件(3i_a)和第二输出器件(3i_b)紧邻布置、且结构和尺寸相同；且从所述第一存储子单元(10i_a)开始经由第一位线(BLi_a)、第一位线选择开关(2i_a)至所述第一输出器件(3i_a)的走线长度，与从所述第二存储子单元(10i_b)开始经由第二位线(BLi_b)、第二位线选择开关(2i_b)至所述第二输出器件(3i_b)的走线长度基本相同。6.根据权利要求5所述的SONOS结构EEPROM，其特征在于，所述敏感运算放大器(4)包括电流镜和基准比较电路，其中：所述电流镜的一输入端为所述敏感运算放大器(4)的第一...

【专利技术属性】
技术研发人员：胡小波，罗雄才，王茂菊，
申请(专利权)人：深圳市芯飞凌半导体有限公司，
类型：新型
国别省市：广东;44