测试电路制造技术

本发明专利技术公开了一种测试电路，其包括：信号产生模块用于生成与所述数据线对应的测试数据信号；控制模块用于在所述测试电路处于工作状态时，控制所述测试数据信号的输出；静电抑制模块，与所述第一静电控制端、所述第二静电控制端、所述控制模块以及所述信号产生模块连接，所述静电抑制模块用于在所述测试电路处于非工作状态时，阻止所述数据输出端输出。本发明专利技术的测试电路，避免了静电对显示画面的影响，提高了显示效果。

【技术实现步骤摘要】

本专利技术涉及驱动
，特别涉及一种测试电路。
技术介绍
随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边的集成电路也成为大家关注的焦点。现有的测试电路(Array Test区域)，用于在Array基板制作完成之后，对阵列基板的电性进行测试；测试电路通过外部扎针输入的公共信号和时钟信号生成多个测试数据信号，并通过驱动芯片提供的控制信号控制多个薄膜晶体管的开启和关闭，以控制测试数据信号的输出；每个薄膜晶体管连接一条数据线。当测试电路工作时，控制信号为高电平，且外部扎针有输入信号；当测试电路工作时，控制信号为低电平，外部扎针无输入信号；导致薄膜晶体管的输入端处于浮动(Floating)状态，也即不受任何信号的控制。如果当Floating端口有很大的负极性静电(比如大于薄膜晶体管的控制端的电压)导入时，会使得薄膜晶体管的栅极到源极之间的电压Vgs>0，将会出现导通的状况，此时负极性的静电会导入到显示区域的数据线(Dataline)上，
此时面板可能会出现显示画面异常的情况，从而降低了面板的显示效果。故，有必要提出一种测试电路，以解决上述技术问题。
技术实现思路
本专利技术的目的在于提供一种测试电路，以解决现有技术中现有测试电路的容易在测试完毕时，容易将静电输入到显示区域中，导致面板的显示异常的技术问题。为解决上述问题，本专利技术的技术方案如下：一种测试电路，其包括：其中所述测试电路用于对显示区域的薄膜晶体管进行检测；所述显示区域包括n条数据线，其中n大于等于2；测试公共信号输入端、测试时钟信号输入端、测试控制端、n个数据输出端、第一静电控制端、第二静电控制端；所述数据输出端用于向对应的所述数据线输入测试数据信号；所述数据输出端与所述数据线一一对应；所述测试电路还包括：信号产生模块，分别与所述测试公共信号输入端、所述测试时钟信号输入端连接；所述信号产生模块用于生成与所述数据线对应的测试数据信号；控制模块，分别与所述测试控制端以及n个数据输出端连
接，所述控制模块用于在所述测试电路处于工作状态时，控制所述测试数据信号的输出；静电抑制模块，与所述第一静电控制端、所述第二静电控制端、所述控制模块以及所述信号产生模块连接，所述静电抑制模块用于在所述测试电路处于非工作状态时，阻止所述数据输出端输出。本专利技术的测试电路，由于在现有的测试电路的基础上增加了静电抑制模块，通过该模块控制与每个数据线连接的薄膜晶体管的源极的输入电压，使得栅极到源极之间的电压Vgs<0，从而避免了静电对显示画面的影响，提高了显示效果。【附图说明】图1为现有的显示面板的结构示意图；图2为现有的测试电路的电路图；图3为图2中测试电路在非工作状态时的等效电路图；图4为本专利技术的第一种测试电路的电路图；图5为本专利技术的显示面板的结构示意图；图6为测试电路在255灰阶下正帧充电过程中控制模块的薄膜晶体管的工作示意图；图7为测试电路在255灰阶下负帧充电过程中控制模块的薄膜晶体管的工作示意图；图8为测试电路在127灰阶下正帧充电过程中控制模块的
薄膜晶体管的工作示意图；图9为测试电路在127灰阶下负帧充电过程中控制模块的薄膜晶体管的工作示意图；图10为本专利技术的第二种测试电路的电路图。【具体实施方式】以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是以相同标号表示。请参照图1，图1为现有的显示面板的结构示意图。如图1所示，现有的面板的组成部分包括：测试电路区域11(也即Array Test区域)、显示区域12(AA区)，GOA(Gate On Array)区域13、多路复用选择(Demux)区域14、扇出(Fanout)区域15、WOA(Wire On Array)区域16、驱动芯片(IC)区域17、柔性连接器(FPC)区域18；其中，Array Test区域11用于在阵列(Array)基板制作完成之后，对Array基板的电性进行测试；AA区12包括多个像素单元，每个像素单元包括红色像素、蓝色像素、绿色像素，AA区用于像素的显示；GOA区域13，用于产生显示区域内的TFT的栅极驱动信号；Fanout区域15，用于实现IC与AA区的数据线之间的走线连接；Demux区域14，
用于将从IC侧引出的输出端进行拆分，以实现多条Dataline的驱动；WOA区域16，用于面板周围走线的连接；IC区域17，用于IC的粘合(Bonding)，该驱动芯片用于提供AA区域的数据信号；FPC区域18，用于FPC的Bonding，通过FPC连接电路板。其中测试电路区域11通过连接线19与IC区域17连接，以向测试电路提供测试控制信号(ATEN)，具体地，在测试电路工作时，测试控制信号为高电平，当测试电路测试完成之后，测试控制信号为低电平，也即将测试电路关闭，防止测试电路对于AA区显示影响。如图2所示，现有的测试电路的电路图。以显示面板具有6条数据线为例。其中，测试电路包括信号产生模块、该信号产生模块包括第一信号产生模块100、第二信号产生模块200、控制模块300；第一信号产生模块100也即第一级多路分配器，通过面板上的测试时钟信号输入端(接入点)，其输入的信号为AC1、AC2，将测试公共信号输入端(接入点)输入的公共信号A分成两个测试数据信号。第二信号产生模块100也即第二级多路分配器，通过测试时钟信号输入端，其输入的信号为AC3、AC4和AC5，将第一级多路分配器生成的两个测试数据信号中的每个信号分成三个测试数据信号。控制模块300，通过测试控制端输入的ATEN信号控制测试电路与AA区的连通性。当测试电路工作时，ATEN信号为高电平，薄膜晶体管T9～T14闭合。通过AC1～AC5的分时操作实现输入到数据线
D1～D6上的信号的改变。当测试电路不工作时，ATEN信号为低电平，薄膜晶体管T9～T14断开。此时，不管AC1～AC5信号如何切换，都不会影响到输入到D1～D6的信号。当测试电路关闭之后，面板开始正常工作，此时数据线D1～D6通过IC输出的信号和GOA电路输出的信号进行充电控制。比如IC输出的信号为数据信号，GOA电路输出的信号为扫描信号。如图3所示，当测试电路关闭之后，数据线D1～D6由于受到IC和GOA电路的控制，电位在(-5V～5V)之间变化。然而，由于此时测试公共信号输入端未输出公共信号，也即薄膜晶体管T9～T14的源极无信号输入，即处于Floating状态。当面板在进行正常工作时，数据线D1～D6上的电压在-5V～5V之间变化，ATEN信号为低电平(-7V)。此时，如果Floating端口有很大的负极性静电(小于-7V)导入时，使得薄膜晶体管T9～T14的栅极源极之间的电压Vgs>0，将会导致T9～T14导通，从而使得负极性的静电会导入到AA区Dataline上，导致面板可能会出现显示画面的本文档来自技高网...

【技术保护点】
一种测试电路，其特征在于，包括：其中所述测试电路用于对显示区域的薄膜晶体管进行检测；所述显示区域包括n条数据线，其中n大于等于2；测试公共信号输入端、测试时钟信号输入端、测试控制端、n个数据输出端、第一静电控制端、第二静电控制端；所述数据输出端用于向对应的所述数据线输入测试数据信号；所述数据输出端与所述数据线一一对应；所述测试电路还包括：信号产生模块，分别与所述测试公共信号输入端、所述测试时钟信号输入端连接；所述信号产生模块用于生成与所述数据线对应的测试数据信号；控制模块，分别与所述测试控制端以及n个数据输出端连接，所述控制模块用于在所述测试电路处于工作状态时，控制所述测试数据信号的输出；静电抑制模块，与所述第一静电控制端、所述第二静电控制端、所述控制模块以及所述信号产生模块连接，所述静电抑制模块用于在所述测试电路处于非工作状态时，阻止所述数据输出端输出。

【技术特征摘要】
1.一种测试电路，其特征在于，包括：其中所述测试电路用于对显示区域的薄膜晶体管进行检测；所述显示区域包括n条数据线，其中n大于等于2；测试公共信号输入端、测试时钟信号输入端、测试控制端、n个数据输出端、第一静电控制端、第二静电控制端；所述数据输出端用于向对应的所述数据线输入测试数据信号；所述数据输出端与所述数据线一一对应；所述测试电路还包括：信号产生模块，分别与所述测试公共信号输入端、所述测试时钟信号输入端连接；所述信号产生模块用于生成与所述数据线对应的测试数据信号；控制模块，分别与所述测试控制端以及n个数据输出端连接，所述控制模块用于在所述测试电路处于工作状态时，控制所述测试数据信号的输出；静电抑制模块，与所述第一静电控制端、所述第二静电控制端、所述控制模块以及所述信号产生模块连接，所述静电抑制模块用于在所述测试电路处于非工作状态时，阻止所述数据输出端输出。2.根据权利要求1所述的测试电路，其特征在于，所述信号产生模块具有n个输出端；所述静电抑制模块包括第一静电抑制单元和第二静电抑制
\t单元；所述第一静电抑制单元包括第一薄膜晶体管组；所述第一薄膜晶体管组中的每个薄膜晶体管的第一抑制输出端与所述信号产生模块的第2k+1输出端中的一个连接；每个所述第一抑制输出端对应一所述第2k+1输出端；所述第一薄膜晶体管组中的每个薄膜晶体管的输入端与所述第一静电控制端连接；其中k大于等于0；所述第一薄膜晶体管组中的每个薄膜晶体管的控制端与所述测试控制端连接。3.根据权利要求2所述的测试电路，其特征在于，所述第二静电抑制单元包括第二薄膜晶体管组；所述第二薄膜晶体管组中的每个薄膜晶体管的第二抑制输出端与所述信号产生模块的第2k输出端中的一个连接，每个所述第二抑制输出端对应一所述第2k输出端；所述第二薄膜晶体管组中的每个薄膜晶体管的输入端与所述第二静电控制端连接；所述第二薄膜晶体管组中的每个薄膜晶体管的控制端与所述测试控制端连接。4.根据权利要求1所述的测试电路，其特征在于，所述测试时钟信号输入端包括m个总测试时钟信号输入端；所述信号产生模块包括第一信号产生单元和第二信号产生单元；所述第一信号产生单元包括第三薄膜晶体管组，所述第三薄膜晶体管组包括m个复用薄膜...

【专利技术属性】
技术研发人员：马亮，赵莽，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42