存储装置及用于利用电源无效信号的方法制造方法及图纸

根据一个实施方式，存储装置经由包含电源无效信号线的接口总线与主机装置连接。上述存储装置的存储控制器控制对记录介质的访问及与上述主机装置的通信。上述存储控制器具备多个CPU。上述多个CPU基于经由上述电源无效信号线供给的电源无效信号，执行中断处理。上述中断处理包含确定排他地执行备份处理的备份CPU。

【技术实现步骤摘要】
相关申请本申请享有以美国临时专利申请62/073,283号(申请日:2014年10月31日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
这里记载的实施方式涉及存储装置及用于利用电源无效信号的方法。
技术介绍
一般，存储装置经由串行连接SCSI(SAS)总线或者串行AT附件(SATA)总线这样的接口总线(主机接口总线)，与主机装置(或扩展器)连接。关于这样的接口总线的规格，最近制定了新的电源无效标准。所制定的电源无效标准与装置电源管理功能有关。根据所制定的电源无效标准，启动器(例如主机装置)能够将对作为目标的存储装置内的包含存储控制器的主要要素的电源供给设为无效。在主机接口总线中发生了挂起的情况下，存储装置内的存储控制器挂起的可能性高。根据所制定的电源无效标准，启动器(主机装置)在判断为主机接口总线挂起的情况下，断言(assert)向目标(存储装置)供给的电源无效信号PWDIS。因此，在信号PWDIS被断言了的情况下，即使存储装置内的存储控制器挂起，也要求在该存储装置中适合地执行处理。
技术实现思路
这里记载的实施方式提供存储装置及用于利用电源无效信号的方法，其在电源无效信号被断言了的情况下，即使存储装置内的存储控制器挂起，
也能够在该存储装置中适合地执行处理。根据一个实施方式，存储装置经由包含电源无效信号线的接口总线与主机连接。上述存储装置具备记录介质以及存储控制器。上述存储控制器控制对上述记录介质的访问及与上述主机的通信。上述存储控制器具备多个CPU。上述多个CPU基于经由上述电源无效信号线供给的电源无效信号，执行中断处理。上述中断处理包含确定排他地执行备份处理的备份CPU。附图说明图1是表示实施方式所涉及的存储系统的典型结构的方框图。图2是表示图1所示硬盘控制器(HDC)的典型结构的方框图。图3是用于说明该实施方式中从主机装置检测到主机接口总线的挂起到HDC转变为电源关断状态为止的典型工作的序列图。图4是用于说明该实施方式中从HDC转变为电源关断状态到电源接通序列完成为止的典型工作的序列图。图5是用于说明电源接通序列的典型处理步骤的流程图。具体实施方式以下，参照附图说明几个实施方式。图1是表示实施方式所涉及的存储系统的典型结构的方框图。图1所示的存储系统设置于个人计算机、摄像机、音乐播放器、便携终端、便携电话机或者打印设备这样的电子设备。存储系统包括磁盘装置10和主机装置(以下，称为主机)20。磁盘装置10是也称为硬盘驱动器(HDD)的存储装置。因而，在以下的说明中，将磁盘装置10表示为HDD10。HDD10经由主机接口总线30与主机20连接。主机接口总线30例如是SATA总线。主机20将HDD10用作该主机20的存储装置。主机接口总线30包含数据接收发送线(以下称为SATAIF线)31、电源
无效信号线(以下称为PWDIS线)32及电源线33。在本实施方式中，SATAIF线31包含一对发送信号线及一对接收信号线。PWDIS线32用于从主机20向HDD 10传送电源无效信号PWDIS(以下简称为信号PWDIS)。信号PWDIS用于将向HDD10内的包含存储控制器(以下简称为控制器)18的主要要素的电源供给设为无效。电源线33用于从主机20向HDD10供给电源。将经由电源线33供给至HDD10的电源的电压表示为V1。在本实施方式中，电压V1为5伏特(V)，但是也可以是其他电压。HDD10具备盘(磁盘)11、头(磁头)12、转轴马达(SPM)13、致动器14、第1电源控制器(以下称为第1PWC)15、马达驱动器IC(以下称为伺服组合或SVC)16、头IC17、控制器18、闪速ROM(FROM)191、动态RAM(DRAM)192。盘11是例如在其一个面具备数据被磁性记录的记录面的记录介质。盘11通过SPM13高速旋转。SPM13由从SVC16供给的驱动电流(或驱动电压)驱动。盘11(更详细地，盘11的记录面)具备例如同心圆状的多个磁道。头12与盘11的记录面对应地配置。头12安装在致动器14的前端。通过盘11高速旋转，头12在该盘11上方浮置。致动器14具有成为该致动器14的驱动源的音圈马达(VCM)140。VCM140由从SVC16供给的驱动电流(电压)驱动。通过由VCM140驱动致动器14，头12在盘11上方在该盘11的半径方向以描绘圆弧的方式移动。另外，HDD10也可以具备多个盘。另外，图1所示的盘11也可以在其两个面具备记录面，与该记录面分别对应地配置头。第1PWC15根据由主机20经由电源线33施加的电压V1，生成电压V2及V3。此外，第1PWC15在后述的信号POFF_REQ被断言的情况下停止电压V3的生成，在信号PWDIS被取消断言的情况下再开始电压V3的生成。电压V2及V3分别经由电源线151及152对SVC16(更详细地，是SVC16的第2PWC160)及DRAM192施加。本实施方式中电压V2及V3分别是5V及2.5V，但是也可以是其他电压。进而，第1PWC15在信号PWDIS被取消断言的情况下，生成且保持
表示是基于信号PWDIS的电压生成(即电源供给)的情况的状态PWDIS_STS(第1状态)。状态PWDIS_STS被通知给HDC182。SVC16按照控制器18(更详细地，控制器18内的HDC182)的控制，驱动SPM13和VCM140。SVC16包含第2PWC(电源控制器)160。第2PWC160根据由第1PWC15施加的电压V2，生成电压V4、V5及V6。电压V4至V6经由电源线161施加给控制器18。另外，电压V6也施加给FROM191。电压V4用作控制器18的核心电压。电压V5用作控制器18的HDC182中内置的模拟电路例如与SATAIF线31连接的接口控制器的工作电压。接口控制器也称为物理层控制器。图2中，接口控制器省略。在本实施方式中，电压V4、V5及V6分别是1V、1.8V及2.5V，但是也可以是其他电压。头IC17包含头放大器，放大由头12读出的信号(即读信号)。头IC17还包含写驱动器，将通过控制器18内的R/W通道181送出的写数据变换为写电流，将该写电流向头12送出。控制器18例如使用将多个元件集成于单个芯片的称为片上系统(system-on-a-chip，SOC)的大规模集成电路(LSI)实现。控制器18具备读/写(R/W)通道181及硬盘控制器(HDC)182。R/W通道181处理与读/写关联的信号。R/W通道181将读信号数字化，从该数字化的数据解码出读数据。R/W通道181还从数字化的数据提取出头12的定位所需的伺服数据。R/W通道181还对写数据进行编码。HDC182经由主机接口总线30的至少SATAIF线31及PWDIS线32与主机20连接。HDC182接收从主机20经由SATAIF线31传送的命令(写命令、读命令等)。HDC182按照控制程序，控制主机20与DRAM192之间的数据传送及DRAM192与R/W通道181之间的数据传送。HDC182还按照控制程序控制SVC16。在本实施方式中，控制程序存储在盘11的特定的区域，在HDD10的电源接通时，该控制本文档来自技高网...

【技术保护点】
一种存储装置，其经由包含电源无效信号线的接口总线与主机装置连接，该存储装置包括：记录介质；以及存储控制器，其控制对上述记录介质的访问及与上述主机装置的通信；其中上述存储控制器具备多个CPU，上述多个CPU基于经由上述电源无效信号线供给的电源无效信号执行中断处理，上述中断处理包含确定排他地执行备份处理的备份CPU。

【技术特征摘要】
2014.10.31 US 62/0732831.一种存储装置，其经由包含电源无效信号线的接口总线与主机装置连接，该存储装置包括：记录介质；以及存储控制器，其控制对上述记录介质的访问及与上述主机装置的通信；其中上述存储控制器具备多个CPU，上述多个CPU基于经由上述电源无效信号线供给的电源无效信号执行中断处理，上述中断处理包含确定排他地执行备份处理的备份CPU。2.权利要求1所述的存储装置，还包括：易失性的存储器；其中被确定作为上述备份CPU的上述多个CPU的一个在上述电源无效信号被断言的期间执行上述备份处理，上述备份处理包含将在上述存储控制器中保存的能够用于错误分析的信息备份于上述存储器。3.权利要求2所述的存储装置，还包括：对上述存储器供给电源的电源控制器；其中上述电源控制器在上述电源无效信号被断言的期间对上述存储器供给电源。4.权利要求3所述的存储装置，其中，上述电源控制器也对上述存储控制器供给电源；上述多个CPU的上述一个在上述备份处理完成了的情况下，对上述电源控制器请求停止向上述存储控制器的电源供给；上述电源控制器根据上述请求，停止向上述存储控制器的电源供给。5.权利要求4所述的存储装置，其中，上述电源控制器在上述电源无效信号被取消断言了的情况下，再开始向上述存储控制器的电源供给；上述多个CPU包含在向上述存储控制器的电源供给开始后执行电源接通序列的第1CPU，上述电源接通序列包含用于将上述存储装置初始化的
\t初始化处理。6.权利要求5所述的存储装置，其中，上述电源控制器响应向上述存储控制器的电源供给的再开始，对上述存储控制器通知状态；在通知了上述状态的情况下，上述存储器排除于上述初始化之外。7.权利要求3所述的存储装置，其中，上述存储器包含用于暂时存储应该写入于上述记录介质的数据及从上述记录介质读出的数据的缓冲区。8.权利要求2所述的存储装置，其中，上述能够用于错误分析的信息包含表示上述存储控制器内的状态的状态信息及表示上述存储控制器中的工作的历史的日志信息。9.权利要求1所述的存储装置，其中，上述存储控制器还具备寄存器；上述多个CPU在上述中断处理中访问上述寄存器；上述多个CPU的一个在能够访问上述寄存器的情况下，判定为自身被确定作为上述备份CPU，且锁定上述寄存器。10.权利要求1所述的存储装置，还包括：多个中断控制器，其基于上述电源无效信号，分别产生对上述多个CPU的中断。11.一种存储装置，其经由包含电源无效信号线的接口总线与主机装置连接，该存储装置包括：记录介质；以及存储控制器，其控制对上述记录介质的访问及与上述主机装置的通信；其中上述...

【专利技术属性】
技术研发人员：国重伸治，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP