一种图形加速器IP验证方法和装置制造方法及图纸

本发明专利技术提供了一种图形加速器IP验证方法和装置，所述装置包括上层应用、硬件C模型、硬件IP以及校验电路，所述硬件C模型设置有寄存器配置生成单元和寄存器单元，所述寄存器配置生成单元将上层应用发送至C模型的操作变换指令和第一图形信息转换为硬件配置信息，并将所述硬件配置信息存储于寄存器单元；所述硬件配置信息为可被硬件IP读取并执行的信息。这样，在芯片产品化阶段，如果有对应的寄存器配置发生问题，可以直接将上层应用导出的参数导入C模型中，寄存器配置生成模块生成对应的寄存器配置，提供给IP设计者用于验证2D图形加速器硬件IP设计的正确性，使得2D图形加速器硬件IP的验证方式更接近于产品的使用方式。

【技术实现步骤摘要】

本专利技术涉及计算机图像处理领域，特别涉及一种图形加速器IP验证方法和装置。
技术介绍
现在用于大规模SOC中的2D图形加速器硬件IP设计比较复杂，用于2D图形加速器硬件IP设计正确性验证使用的C模型为了和2D图形加速器硬件IP的行为一致，需要和2D图形加速器硬件IP使用相同的寄存器配置，然后再进行仿真并生成验证数据，进而验证硬件IP读取不同的寄存器配置的正确性。当2D图形加速器硬件IP投入产品使用时，负责该2D图形加速器硬件IP模块的软件驱动人员要根据2D图形加速器硬件IP的寄存器配置，编写2D图形加速器硬件IP寄存器生成模块的代码，并再次验证寄存器生成模块的正确性。这样，不仅花费了软件驱动编写、验证的时间，且在硬件IP使用过程中，如果发生问题，需要先生成发生问题的2D图形加速器硬件IP寄存器配置，用于IP设计人员仿真硬件IP相对应的问题。综上所述，由于现有的2D图形加速器硬件IP设计过程时，硬件IP在读取寄存器配置的验证与上层应用驱动的验证相脱离，使得软件驱动人员需要在设计以及硬件IP投入使用时，重复验证对读取不同寄存器配置信息的准确性，不仅验证步骤繁琐、复杂，同时增加了人工成本文档来自技高网...

【技术保护点】
一种图形加速器IP验证装置，其特征在于，所述装置包括上层应用、硬件C模型、硬件IP以及校验电路，所述上层应用设置有第一接口，所述第一接口与硬件C模型连接，所述硬件C模型设置有寄存器配置生成单元和寄存器单元，所述寄存器配置生成单元与寄存器单元连接，所述寄存器单元与硬件IP连接，所述校验电路与硬件C模型连接，所述硬件IP与校验电路连接；所述上层应用用于发送操作变换指令和第一图形信息至硬件C模型；所述硬件C模型用于接收操作变换指令和图形信息，并对第一图形信息执行该操作变换指令对应的操作变换，得到第二图形信息；所述寄存器配置生成单元用于将操作变换指令和第一图形信息转换为硬件配置信息，并将所述硬件配置信...

【技术特征摘要】
1.一种图形加速器IP验证装置，其特征在于，所述装置包括上层应用、硬件C模型、硬件IP以及校验电路，所述上层应用设置有第一接口，所述第一接口与硬件C模型连接，所述硬件C模型设置有寄存器配置生成单元和寄存器单元，所述寄存器配置生成单元与寄存器单元连接，所述寄存器单元与硬件IP连接，所述校验电路与硬件C模型连接，所述硬件IP与校验电路连接；所述上层应用用于发送操作变换指令和第一图形信息至硬件C模型；所述硬件C模型用于接收操作变换指令和图形信息，并对第一图形信息执行该操作变换指令对应的操作变换，得到第二图形信息；所述寄存器配置生成单元用于将操作变换指令和第一图形信息转换为硬件配置信息，并将所述硬件配置信息存储于寄存器单元；所述硬件配置信息为可被硬件IP读取并执行的信息；所述硬件IP用于读取寄存器单元中的硬件配置信息并执行，得到第三图形信息；所述校验电路用于判断第二图形信息与第三图形信息是否一致，若是则校验通过，否则校验不通过。2.如权利要求1所述的图形加速器IP验证装置，其特征在于，所述操作变换指令包括旋转指令、平移指令、图形格式转换指令和缩放指令。3.如权利要求1所述的图形加速器IP验证装置，其特征在于，所述第一图形信息包括图形的长、宽、高以及该图形对应的格式。4.如权利要求1所述的图形加速器IP验证装置，其特征在于，所述上层应用还设置有显示单元，所述显示单元用于显示操作变换指令和第一图形信息的输入界面。5.一种图形加速器...

【专利技术属性】
技术研发人员：张圣钦，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建;35