输出级电路制造技术

本发明专利技术公开了一种输出级电路，用于一运算放大器。该输出级电路包括一上拉装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压；一下拉装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压；以及一电流源，耦接于该输出端，用来提供一定电流；其中该第二节点的一电压介于该第一节点的一电压与该参考电压之间。

【技术实现步骤摘要】
本申请是申请日为2012年03月22日、申请号为201210079274.5、名称为“输出级电路”的专利技术专利申请的分案申请。
本专利技术涉及一种输出级电路，尤其涉及一种可消除基板效应并且应用于半压电源供应的输出级电路。
技术介绍
放大器(Operational Amplifier)为模拟集成电路中常用的基本电路组件。为了减少功率消耗，公知的放大器电路在应用上常会通过使用分区间的电源供应来减少功率消耗。举例来说，请参考图1，图1为公知使用分区间电源供应的一放大器电路10的示意图。如图1所示，放大器电路10包括一放大器OP1与一放大器电路OP2。放大器OP1通过一第一电源端PW1接收一第一电压VDD，以及通过一第二电源端PW2接收一第二电压VDD_H。放大器OP2通过第二电源端PW2接收第二电压VDD_H，并通过一第三电源端PW3耦接于一地端GND。在此情况下，若第二电压VDD_H的电位为第一电压VDD的电位的一半，也就是说，放大器OP1与放大器OP2应用于半压电源供应，此时，放大器电路10为半压运算放大器(half supply voltage OP)。放大器OP1的供应电压介于VDD至1/2VDD之间，放大器OP2的供应电压介于1/2VDD至地端电位之间。在此情况下，放大器OP1的输出区间将会介于VDD至1/2VDD之间，而放大器OP2的输出区间将会介于1/2VDD至地端电位之间，如此一来，将可大幅降低放大器电路10的功率消耗。然而，使用分区间电源供应的放大器电路虽可降低功率的消耗，但却可能因而产生基板效应(body effect)，导致输出级电路无法正常偏压的问题。举例来说，请参考图2，图2为图1中的放大器OP1的示意图。如图2所示，放大器OP1包括一输出级电路202。输出级电路202是由一晶体管NOUT与一晶体管POUT，以一图腾柱形式串接而成。由于晶体管NOUT的基极通常会连接至电路中的最低电位，即地端GND的电位。而此时放大器OP1的电源供应区间是介于VDD至1/2VDD之间，因此，晶体管NOUT的源极电位为1/2VDD。在此情况下，便会有基板效应的情形发生，因此晶体管NOUT的临界电压(threshold voltage)将因而提高。对于放大器OP1中用来提供大电流以驱动后级负载的输出级电路202而言，一旦基板效应非常严重时，将会导致晶体管NOUT的栅极电位提高，而使得晶体管NB1关闭，此时当输出级电路202的输出电流被晶体管NOUT限制在极小电流的情况时，将会导致放大器OP1无法正常动作。同样地，请参考图3，图3为图1中的放大器OP2的示意图。放大器OP2，放大器OP2包括一输出级电路302。输出级电路302是由一晶体管NOUT与一晶体管POUT，以一图腾柱形式串接而成。由于晶体管POUT的基极通常会连接至电路中的最高电位，即VDD的电位。而此时放大器OP2的电源供应区间是介于1/2VDD至地端电位之间，因此，晶体管POUT的源极电位为1/2VDD。在此情况下，也会有基板效应的情形发生而使晶体管POUT的临界电压提高，当基板效应非常严重时，晶体管POUT的值即电位将会降低到使晶体管PB1关闭。同样地放大器OP2也会无法正常动作。在公知技术中，为了解决应用于分区间电源供应时所造成的基板效应，通常会使用特殊制程来提供独立的P型阱以及独立的N型阱，从而消除前述的基板效应。然而，使用特殊制程将会大幅提高集成电路的制造成本，这对集成电路设计者来说是不乐见的结果。因此如何研发出不需繁琐与昂贵的制程，又能解决分区间电源供应时所造成的基板效应的方法，是目前亟需解决的问题。
技术实现思路
因此，本专利技术主要提供一种应用于半电源供应区间的可消除基板效应的输出级电路。本专利技术公开一种输出级电路，用于一运算放大器。该输出级电路包括一上拉装置、一下拉装置以及一电流源。该上拉装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压。该下拉装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第二节点的一电压介于该第一节点的一电压与该参考电压之间。本专利技术还公开一种输出级电路，用于一运算放大器。该输出级电路包括一上拉装置、一下拉装置以及一电流源。该上拉装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端耦接于一电源端，用来接收一电源电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压。该下拉装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；以及一第三端，耦接于该输入端，用来接收该输入电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第一节点的一电压介于该电源电压与该第二节点的一电压之间。本专利技术还公开一种输出级电路。该输出级电路包括一第一装置、一第二装置以及一电流源。该第一装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压。该第二装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第二节点的一电压介于该第一节点的一电压与该参考电压之间。本专利技术还公开一种输出级电路。该输出级电路包括一第一装置、一第二装置以及一电流源。该第一装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端，耦接于一电源端，用来接收一电源电压。该第二装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；以及一第三端，耦接于该输入端，用来接收该输入电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第一节点的一电压介于该电源电压与该第二节点的一电压之间。附图说明图1为公知使用分区间电源供应的一放大器电路的示意图。图2为图1中的一放大器的示意图。图3为图1中的另一放大器的示意图。图4为本专利技术实施例一输出级电路的示意图。图5A与图5B为本专利技术实施例的晶体管的电压电流特性曲线图。图6为本专利技术实施例一输出级电路的另一示意图。其中，附图标记说明如下：10 放大器电路202、302、40、60 输出级电路400、402、600、602、NB1、NOUT、PB1、POUT 晶体管404、604 电流源C1 第一曲线C2 本文档来自技高网...

【技术保护点】
一种输出级电路，用于一运算放大器，该输出级电路包括：一上拉装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压；一下拉装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压；以及一电流源，耦接于该输出端，用来提供一定电流；其中该第二节点的一电压介于该第一节点的一电压与该参考电压之间。

【技术特征摘要】
1.一种输出级电路，用于一运算放大器，该输出级电路包括：一上拉装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压；一下拉装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压；以及一电流源，耦接于该输出端，用来提供一定电流；其中该第二节点的一电压介于该第一节点的一电压与该参考电压之间。2.如权利要求1所述的输出级电路，其特征在于该上拉装置还包括一第四端，该第四端耦接于一电压源，用来接收一电源电压。3.一种输出级电路，用于一运算放大器，该输出级电路包括：一上拉装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端耦接于一电源端，用来接收一电源电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压；一下拉装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；以及一第三端，耦接于该输入端，用来接收该输入电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压；以及一电流源，耦接于该输出端，用来提供一定电流；其中该第一节点的一电压介于该电源电压與该第二节点的一电压之间。4.如权利要求3所述的输出级电路，其特征在于该下拉装置还包括一第四端，该第四端耦接于一参考电压。5.一种输出级电路，包括：一第一装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；一第二装置，包括一第一端，耦接于一第二...

【专利技术属性】
技术研发人员：黄如琳，梁可骏，卓均勇，陈政宏，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：中国台湾;71