一种应用于流水线型ADC的低功耗比较器制造技术

本发明专利技术公开了一种应用于流水线型ADC的低功耗比较器，包括第一级预放大电路、第二级放大电路和锁存电路；所述第一级预放大电路由三个PMOS管和两个NMOS管组成，第一级预放大电路的尾电流管和负载管在采样时钟控制下工作，第一级预放大电路输出到第二级放大电路进一步放大；第一级预放大电路在采样时钟下降沿到来时开启，在采样时钟下降沿结束时关断，并且在保持相到来前完成锁存，利用两相非交叠时间完成比较工作；第二级放大电路在采样时对锁存电路进行复位，在采样结束时对第一级预放大电路输出信号进一步放大并将放大后的信号发送给锁存电路。相比于传统的比较器，本案的比较器具有零静态功耗低特点。

【技术实现步骤摘要】

本专利技术涉及一种应用于流水线型ADC的低功耗比较器。
技术介绍
随着便携设备应用日益普及，低功耗和高速已成为ADC设计的两大主流方向。在流水线型ADC设计中，相对适中的输入失调电压的低功耗比较器的设计十分重要，这关系到整个ADC的速度、精度、功耗和芯片的面积，要降低输入失调电压，往往在锁存器前有预放大器，但预放大器往往消耗一定的静态功耗，所以为了设计低功耗比较器，往往需要降低预放大器的静态功耗。比较器的工作速度也影响整个ADC工作速度，比较器结果决定增益数模单元中参考电平的连接关系，因而提高比较器的速度，可以使得增益数模单元有更多建立时间。
技术实现思路
专利技术目的：为了克服现有技术中存在的不足，本专利技术提供一种应用于流水线型ADC的低功耗比较器，采用ADC的采样时钟来控制预放大器的导通和关断，使预放大器仅仅在时钟下降沿进行放大，且加入第二级放大器，既能在采样相复位比较器，又能在时钟下降沿对第一级输出进一步放大，从而降低等效输入失调电压，且预放大器和第二级放大电路均无静态功耗，降低输入失调电压的同时大大降低了比较器的整体功耗。技术方案：为实现上述目的，本专利技术采用的技术方案为：一种应用于流水线型ADC的低功耗比较器，其特征在于：包括第一级预放大电路、第二级放大电路和锁存电路；所述第一级预放大电路由三个PMOS管和两个NMOS管组成，第一级预放大电路的尾电流管和负载管在采样时钟控制下工作，第一级预放大电路输出到第二级放大电路进一步放大；第一级预放大电路在采样时钟下降沿到来时开启，在采样时钟下降沿结束时关断，并且在保持相到来前完成锁存，利用两相非交叠时间完成比较工作；第二级放大电路在采样时对锁存电路进行复位，在采样结束时对第一级预放大电路输出信号进一步放大并将放大后的信号发送给锁存电路。由于预放大电路在采样时钟控制下工作，因此几乎无静态功耗，相比于传统的比较器，本案的比较器具有零静态功耗低特点，且第一级预防大电路和第二级放大器可以减少失调和回踢噪声。所述预放大电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1和第二NMOS管MN2，所述第二级放大电路包括第四PMOS管MP4、第五PMOS管MP5、第三NMOS管MN3和第四NMOS管MN4，所述锁存器电路包括第六PMOS管MP6和第七PMOS管MP7、第五NMOS管MN5和第六NMOS管MN6；该电路的具体结构为：第一PMOS管MP1的源极接第三PMOS管MP3的漏极，第一PMOS管MP1的栅极接输入信号inp，第一PMOS管MP1的漏极接第五PMOS管MP5的栅极、第一NMOS管MN1的漏极和第四NMOS管MN4的栅极；第二PMOS管MP2的源极接第三PMOS管MP3的漏极，第二PMOS管MP2的栅极接输入信号inm，第二PMOS管MP2的漏极接第四PMOS管MP4的栅极、第二NMOS管MN2的漏极和第三NMOS管MN3的栅极；第三PMOS管MP3的栅极接ADC的采样时钟信号Sample_p，第三PMOS管MP3的源极接电源VDD，第三PMOS管MP3的漏极接第一PMOS管MP1的源极和第二PMOS管MP2的源极；第四PMOS管MP4的栅极接第二PMOS管MP2的漏极和第二NMOS管MN2的漏极，第四PMOS管MP4的源极接电源VDD，第四PMOS管MP4的漏极接第六PMOS管MP6的漏极和第三NMOS管MN3的漏极；第五PMOS管MP5的栅极接第一PMOS管MP1的漏极和第一NMOS管MN1的漏极，第四PMOS管MP5的源极接电源VDD，第五PMOS管MP5的漏极接第七PMOS管MP7的漏极和第四NMOS管MN4的漏极；第六PMOS管MP6的源极接电源VDD，第六PMOS管MP6的栅极接第七PMOS管MP7的漏极、第四NMOS管MN4的漏极、第五PMOS管MP5的漏极和第五NMOS管MN5的栅极；第六PMOS管MP6的漏极接第四PMOS管MP4的漏极、第三NMOS管MN3的漏极、第七PMOS管MP7的栅极和第六NMOS管MN6的栅极；第七PMOS管MP7的源极接电源VDD，第七PMOS管MP7的栅极接第六PMOS管MP6的漏极、第三NMOS管MN3的漏极、第四PMOS管MP4的漏极和第六NMOS管MN6的栅极；第七PMOS管MP7的漏极接第五PMOS管MP5的漏极、第四NMOS管MN4的漏极、第六PMOS管MP6的栅极和第五NMOS管MN5的栅极；第一NMOS管MN1的栅极接ADC的采样时钟信号Sample_p，第一NMOS管MN1的源极接地，第一NMOS管MN1的漏极接第一PMOS管MP1的漏极、第五PMOS管MP5的栅极和第四NMOS管MN4的栅极；第二NMOS管MN2的栅极接ADC的采样时钟信号Sample_p，第二NMOS管MN2的源极接地，第二NMOS管MN2的漏极接第二PMOS管MP2的漏极、第四PMOS管MP4的栅极和第三NMOS管MN3的栅极；第三NMOS管MN3的栅极接第四PMOS管MP4的栅极、第二PMOS管MP2的漏极和第二NMOS管MN2的漏极，第三NMOS管MN3的源极接第五NMOS管MN5的漏极，第三NMOS管MN3的漏极接第四PMOS管MP4的漏极、第六PMOS管MP6的漏极、第七PMOS管MP7的栅极和第六NMOS管MN6的栅极；第四NMOS管MN4的栅极接第五PMOS管MP5的栅极、第一PMOS管MP1的漏极和第一NMOS管MN1的漏极，第四NMOS管MN4的源极接第六NMOS管MN6的漏极，第四NMOS管MN4的漏极接第五PMOS管MP5的漏极、第七PMOS管MP7的漏极、第六PMOS管MP6的栅极和第五NMOS管MN5的栅极；第五NMOS管MN5的源极接地，第五NMOS管MN5的栅极接第七PMOS管MP7的漏极、第四NMOS管MN4的漏极和第五PMOS管MP5的漏极，第五NMOS管MN5的漏极接第三NMOS管MN3的源极；第六NMOS管MN6的源极接地，第六NMOS管MN6的栅极接第六PMOS管MP6的漏极、第三NMOS管MN3的漏极和第四PMOS管MP4的漏极，第六NMOS管MN6的漏极接第四NMOS管MN4的源极；输出端outp接第六PMOS管MP6的漏极、第四PMOS管MP4的漏极、第三NMOS管MN3的漏极、第七PMOS管MP7的栅极和第六NMOS管MN6的栅极，输出端outm接第七PMOS管MP7的漏极、第五PMOS管MP5的漏极、第四NMOS管本文档来自技高网...

【技术保护点】
一种应用于流水线型ADC的低功耗比较器，其特征在于：其特征在于：包括第一级预放大电路、第二级放大电路和锁存电路；所述第一级预放大电路由三个PMOS管和两个NMOS管组成，第一级预放大电路的尾电流管和负载管在采样时钟控制下工作，第一级预放大电路输出到第二级放大电路进一步放大；第一级预放大电路在采样时钟下降沿到来时开启，在采样时钟下降沿结束时关断，并且在保持相到来前完成锁存，利用两相非交叠时间完成比较工作；第二级放大电路在采样时对锁存电路进行复位，在采样结束时对第一级预放大电路输出信号进一步放大并将放大后的信号发送给锁存电路。

【技术特征摘要】
1.一种应用于流水线型ADC的低功耗比较器，其特征在于：其特征在于：包括第
一级预放大电路、第二级放大电路和锁存电路；所述第一级预放大电路由三个PMOS
管和两个NMOS管组成，第一级预放大电路的尾电流管和负载管在采样时钟控制下工
作，第一级预放大电路输出到第二级放大电路进一步放大；第一级预放大电路在采样时
钟下降沿到来时开启，在采样时钟下降沿结束时关断，并且在保持相到来前完成锁存，
利用两相非交叠时间完成比较工作；第二级放大电路在采样时对锁存电路进行复位，在
采样结束时对第一级预放大电路输出信号进一步放大并将放大后的信号发送给锁存电
路。
2.根据权利要求1所述的应用于流水线型ADC的低功耗比较器，其特征在于：所
述预放大电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一
NMOS管MN1和第二NMOS管MN2，所述第二级放大电路包括第四PMOS管MP4、
第五PMOS管MP5、第三NMOS管MN3和第四NMOS管MN4，所述锁存器电路包括
第六PMOS管MP6和第七PMOS管MP7、第五NMOS管MN5和第六NMOS管MN6；
该电路的具体结构为：
第一PMOS管MP1的源极接第三PMOS管MP3的漏极，第一PMOS管MP1的栅
极接输入信号inp，第一PMOS管MP1的漏极接第五PMOS管MP5的栅极、第一NMOS
管MN1的漏极和第四NMOS管MN4的栅极；
第二PMOS管MP2的源极接第三PMOS管MP3的漏极，第二PMOS管MP2的栅
极接输入信号inm，第二PMOS管MP2的漏极接第四PMOS管MP4的栅极、第二NMOS
管MN2的漏极和第三NMOS管MN3的栅极；
第三PMOS管MP3的栅极接ADC的采样时钟信号Sample_p，第三PMOS管MP3
的源极接电源VDD，第三PMOS管MP3的漏极接第一PMOS管MP1的源极和第二
PMOS管MP2的源极；
第四PMOS管MP4的栅极接第二PMOS管MP2的漏极和第二NMOS管MN2的
漏极，第四PMOS管MP4的源极接电源VDD，第四PMOS管MP4的漏极接第六PMOS
管MP6的漏极和第三NMOS管MN3的漏极；
第五PMOS管MP5的栅极接第一PMOS管MP1的漏极和第一NMOS管MN1的
漏极，第四PMOS管MP5的源极接电源VDD，第五PMOS管MP5的漏极接第七PMOS
管MP7的漏极和第四NMOS管MN4的漏极；
第六PMOS管MP6的源极接电源VDD，第六PMOS管MP6的栅极接第七PMOS
管MP7的漏极、第四NMOS管MN4的漏极、第五PMOS管MP5的漏极和第五NMOS
管MN5的栅极；第六PMOS管M...

【专利技术属性】
技术研发人员：吴建辉，孙杰，刘畅，李红，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32