本发明专利技术提供了一种基于FPGA的插值滤波器优化的方法，该方法包括：将插值滤波器的系数分为若干组，对各组的不对称的系数进行变换，获得各相对称的系数；根据所述各相对称的系数，对所述插值滤波器的公式进行变换；根据变换后的插值滤波器公式，得到优化后的插值滤波器。本发明专利技术还提供了一种基于FPGA的插值滤波器优化的装置，该装置包括修改模块、变换模块及优化模块。本发明专利技术通过对插值滤波器各相不对称的系数进行修改，使得各相系数对称，从而修改后的插值滤波器采用预加的方法，节省了乘法器资源。
【技术实现步骤摘要】
本专利技术涉及无线通信
，具体涉及基于FPGA的插值滤波器优化的方法及 装置。
技术介绍
在无线通信系统中，时常需要将某采样速率的信号变换成另一具有不同采用频率 的信号，被称为多速率信号处理，而提高信号速率的过程称为插值，插值滤波器的输入和输 出数据速率具有线性的倍数关系，是实现数字通信系统中接收机数字上变频（Digital Up Converter,简称DUC)的重要技术。 在数字插值时，为了防止数据混叠，需要在插值后加入滤波器，插值滤波器是基于 有限脉冲响应（Finite Impulse Responce，简称FIR)滤波器实现的，设滤波器的输入为X_ t(n)，滤波器的输出为Y(n)，滤波器的阶数为2M，c〇ef(i)为各相系数，则插值滤波器的计 算公式为： 而对于插值滤波器，设滤波器阶数为2M，实现N倍插值，设差之前的数据为X (η)， 把滤波器公式变为矩阵形式，其中插值的N个数据计算如下： … 其中，Μ、Ν均为正整数。去掉0的计算，插值公式修改为： 其中： coef0 (i) = {coef (N-I), coef (2N-1) ,···, coef (2M-1)} Coef1(I) = {coef (N-2), coef (2N-2) ,···, coef (2M-2)} ... coefN1(i) = {coef (0), coef (0+N), ···, coef (2M-N)} 由于滤波器的系数是对称的，即 coef (0) = coef (2M-1) coef(l) = coef (2M~2) … coef (M-I) = coef (M) 这样可以看出插值滤波器中每一相的计算系数并不是对称的，不能预加后乘法的 计算，这种方法乘法器应用是预加后乘法器应用的2倍。
技术实现思路
针对现有技术的缺陷，本专利技术提供一种基于FPGA的插值滤波器优化的方法及装 置，通过对插值滤波器各相不对称的系数进行修改，使得各相系数对称，从而修改后的插值 滤波器采用预加的方法，节省了乘法器资源。 第一方面，本专利技术提供了一种基于FPGA的插值滤波器优化的方法，所述方法包 括： 将插值滤波器的系数分为若干组，对各组的不对称的系数进行变换，获得各相对 称的系数； 根据所述各相对称的系数，对所述插值滤波器的公式进行变换； 根据变换后的插值滤波器公式，得到优化后的插值滤波器。 优选地，所述将插值滤波器的系数分为若干组，对各组的不对称的系数进行变换， 获得各相对称的系数，包括： 将N倍插值滤波器的系数依次分为N组，找出系数对称的相第i相和第N-1-i 相，并将对称相的系数相加作为修改后第i相的系数，将对称相的系数相减作为修改后第 N-1-i相的系数,各相系数为： z_coef〇(i) = { (coef (0)+coef (N-I) ) , (coef (0+N)+coef (2N-1)), ··· ,(coef(2M-N)+coef(2M-1))} Z-Coef1 (i) = { (coef (I)+coef (N_2) ), (coef (1+N)+coef (2N-2))，… ,(coef(2M-N-1)+coef(2M-2))} … z_coefN ! (i) = {(coef (0)-coef (N-1) )，(coef (0+N)-coef (2N-1))，… ,(coef(2M-N)-coef(2M-1))} 其中，z_C〇efN di)表示第N相的系数，coef (N-I)表示滤波器的系数。 优选地，所述根据所述各相对称的系数，对所述插值滤波器的公式进行变换，包 括： 根据修改后的对称的系数，对第i相进行预加计算，对第N-1-i相进行预减计算， 得到变换后的插值滤波器的公式为： 其中，插值滤波器的阶数为2M，实现N倍插值，Zn Jn)表示插值滤波器第N相的输 2M 出，i):+__X(:n-(i^-_l+z:)_)_表不插值滤波器的输入，z_c〇ef N Ji)表不第N相的系数。[Si' 优选地，所述对各组的不对称的系数进行变换，获得各相对称的系数，包括： 对各组的不对称的系数进行变换，获得修改后第i相的系数是对称的，获得修改 后第N-1-i相的系数是反对称的。 优选地，所述根据修改后的对称的系数，对第i相进行预加计算，对第N-1-i相进 行预减计算，包括： 当N为偶数时，对第i相进行预加计算，对第N-1-i相进行预减计算； 当N为奇数时，对第i相进行预加计算，对第N-1-i相进行预减计算，第（N-I)/2 相保持不变。 第二方面，本专利技术提供了一种基于FPGA的插值滤波器优化的装置，所述装置包 括： 修改模块，用于将插值滤波器的系数分为若干组，对各组的不对称的系数进行变 换，得到各相修改后的系数； 变换模块，用于根据所述各相修改后的系数，对所述插值滤波器的公式进行变 换； 优化模块，用于根据变换后的插值滤波器公式，得到优化后的插值滤波器。 优选地，所述修改模块，具体用于： 将N倍插值滤波器的系数依次分为N组，找出系数对称的相第i相和第N-1-i 相，并将对称相的系数相加作为修改后第i相的系数，将对称相的系数相减作为修改后第 N-1-i相的系数,各相系数为： z_coef〇(i) = { (coef (O)+coef (N-I) ) , (coef (0+N)+coef (2N-1)) , ··· ,(coef (2M-N)+coef (2M-1))} Z-Coef1 (i) = { (coef (I)+coef (N_2) ) , (coef (1+N)+coef (2N-2))，… ,(coef(2M-N-1)+coef(2M-2))} … z_coefN ! (i) = { (coef (0)-coef (N_l))，(coef (0+N)-coef (2N-1))，… ,(coef(2M-N)-coef(2M-1))} 其中，z_coefN i(i)表示第N相的系数，coef (N-I)表示滤波器的系数。 优选地，所述变换模块，具体用于： 根据修改后的对称的系数，对第i相进行预加计算，对第N-1-i相进行预减计算， 得到变换后的插值滤波器的公式为： 其中，插值滤波器的阶数为2M，实现N倍插值，Zn Jn)表示插值滤波器第N相的输 出表不插值滤波器的输入，z_coefN i (i)表不第N相的系数。 优选地，所述修改模块，用于： 对各组的不对称的系数进行变换，获得修改后第i相的系数是对称的，获得修改 后第N-1-i相的系数是反对称的。 优选地，所述变换模块，还用于： 当N为偶数时，对第i相进行预加计算，对第N-1-i相进行预减计算； 当N为奇数时，对第i相进行预加计算，对第N-1-i相进行预减计算，第（N-I)/2 相保持不变。 由上述技术方案可知，本专利技术提供一种基于FPGA的插值滤波器优化的方法及装 置，通过对插值滤波器各相不对称的系数进行修改，使得各相系数对称，从而修改后的插值 滤波器采用预加的方法，节省了乘法器资源。【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描本文档来自技高网...
【技术保护点】
一种基于FPGA的插值滤波器优化的方法，其特征在于，所述方法包括：将插值滤波器的系数分为若干组，对各组的不对称的系数进行变换，获得各相对称的系数；根据所述各相对称的系数，对所述插值滤波器的公式进行变换；根据变换后的插值滤波器公式，得到优化后的插值滤波器。
【技术特征摘要】
【专利技术属性】
技术研发人员：张慧欣，魏学渊，牛吉韬，
申请(专利权)人：普天信息技术有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。