用以改善在处理器中重新执行加载的装置与方法制造方法及图纸

用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令以进行执行，以及若第一加载微指令是规定的加载微指令的其中一个，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。非内核资源包括随机存取存储器，用以储存对应乱序处理器的微程序代码的派送，其中在初始化时，存取随机存取存储器以提取微程序代码的派送。

【技术实现步骤摘要】

本专利技术主要涉及一微电子领域的技术，特别涉及改善在一乱序(out-of-order)处理器中重新执行加载的一节能机制。
技术介绍
机体装置技术在过去四十年迅速地发展。尤其在微处理器的发展，从4位、单一指令、10微米装置开始，随着半导体生产技术的进步，使得设计者能够设计出在架构和密度越来越复杂的装置。在80和90年代所谓的管线(流水线)微处理器(pipe linemicroprocessor)和超标量处理器(superscalar)，发展成可在单一芯片上包含百万颗晶体管。20年后的现今，64位、32-纳米装置已被量产，其在单一芯片上具有十亿颗晶体管，且包含多个微处理器内核(microprocessor core)来处理数据。除了指令并行应用在现今的多内核处理器(mult1-coreprocessor)，乱序执行(out-of-order execut1n)机制也被广泛的使用。根据乱序执行规则，指令以队列的方式储存在保留站(reservat1n stat1n)以供执行单元来执行，且只有因为是旧指令(olderinstruct1n)的执行，而在等候操作数(operand)的那些本文档来自技高网...

【技术保护点】
一种用以改善在一乱序处理器重新执行加载的装置，其特征在于，所述装置包括：第一保留站，用以派送第一加载微指令，以及若所述第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，用以在保留总线进行检测和指示；第二保留站，耦接至所述保留总线，在所述第一加载微指令派送后的第一数量的时钟周期之后，用以派送和所述第一加载微指令相依的一或多个新的微指令以进行执行，以及若在所述保留总线上指示了，所述第一加载微指令是所述多个规定的加载微指令的其中一个，所述第二保留站用以缓存所述一或多个新的微指令的派送，直到所述第一加载微指令取得操作数；执行单元，耦接至所述第一保留站，用以接收和执行所述第一...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吉拉德M卡尔，柯林艾迪，G葛兰亨利，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31